2.1 DSP端的SRIO配置
DSP端SRIO的軟件設計基于SYS/BIOS操作系統，使用TI公司提供的多核軟件開發套件（MCSDK），主要組件是開發平臺中的芯片支持庫（CSL）工具。CSL是TI公司為其DSP產品提供的API函數，提供了一個用于配置和控制片上外設的C語言接口，在程序設計過程中利用CSL庫函數可以方便地訪問DSP的寄存器和硬件資源，提高DSP軟件的開發效率和速度。

2.1.1 SRIO初始化

實現SRIO重要的一步是SRIO的初始化，一般分為以下幾步：

① 打開SRIO的電源和時鐘：為了降低功耗，默認狀態下SRIO模塊的電源和時鐘是處于關閉狀態的，因此 SRIO 初始化首先要調用CSL_SRIO_OPEN函數將SRIO模塊的電源和時鐘打開。

② 配置SRIO的串并轉換器：將125 MHz的參考時鐘通過串并轉換器內部的鎖相環倍頻至1.25 GHz，串并轉換器采用半速率時鐘模式，利用這個時鐘信號的上升沿和下降沿對4路8位數據分時移位輸出，即每個時鐘串并轉換器的串行輸出端將輸出2位的數據，采用該模式降低了對時鐘信號的要求，降低了電路設計難度。

③ 設置4x工作模式：C6678有4個SRIO端口，將4路串并轉換器使能。定義SRIO通信鏈路端點器件的ID，C6678提供了8個LSU模塊用于SRIO數據操作的處理，每組LSU都有7個32位寄存器，通過配置LSUx_reg4將源器件DSP的ID設為0x00，目的器件FPGA的ID設計為0xFF。

④ 等待SRIO初始化完成：通過配置SP_ERR_STAT寄存器，檢測SRIO的端口狀態是否OK，如果OK，則表示可以進行SRIO通信，否則提示初始化不成功或者其他情況導致不能通信。在SRIO初始化前需要FPGA端完成SRIO邏輯的配置，否則DSP在初始化SRIO期間無法和FPGA進行握手，會導致初始化失敗。

2.1.2 SRIO的讀寫操作
SRIO初始化完成后，通過DSP對SRIO端口的讀寫操作實現和FPGA之間的數據傳輸。DSP讀寫支持的操作通過數據包格式中的Ftype和Ttype兩個字段描述，I/O邏輯操作是簡單實用的傳輸方式，使用該模式的前提是主設備要知道被訪問端的存儲器映射，可以直接讀寫從設備的存儲器。I/O邏輯操作在被訪問端的功能往往完全由硬件實現，所以被訪問的器件不會有任何軟件負擔。表1所列為I/O操作的幾種事務類型。本文使用的讀操作事務是NREAD。在3種寫操作事務中：NWRITE_R是帶響應的寫操作，效率較低；SWRITE要求數據載荷長度在8～256字節之間，且為8字節的整數倍。因此本文采用NWRITE寫操作，配置簡單且易于實現。

?

圖2 FPGA端的SRIO實現結構

?

?

I/O邏輯操作使用了SRIO的功能模塊LSU（Load Store Unit）和MAU（Memory Access Unit）。LSU實現I/O邏輯操作數據包的讀寫；MAU提取數據包中的源地址、目的地址、數據長度等信息，從而將數據包的有效數據載荷寫入指定位置。DSP端SRIO的I/O邏輯操作可以分為4個部分：

① 鎖定LSU寄存器：CSL_SRIO_IsLSUFull函數讀取LSUx_reg6寄存器中的FULL位，為1，則LSU所有的影子寄存器已經寫入配置文件等待數據發送,暫時沒有可用的影子寄存器。

② 配置寄存器：配置LSU寄存器0～4，獲取傳輸信息，包括源地址dspAddress、目的地址rapidIOLSB、數據長度bytecount等，程序使用的函數是CSL_SRIO_SetLSUTransfer。

?

圖3 RapidIO接口模塊實現方案

③ 釋放寄存器：完成鎖定和配置LSU寄存器后，最后配置LSU寄存器5，確定數據包的事務類型，配置完成后通過CSL_SRIO_IsLSUBusy函數檢測LSUx_reg6寄存器中的BUSY位。若BUSY為0，釋放LSU控制權，該影子寄存器進入等待狀態，最終將數據發送出去；若BUSY為1，則將數據存放在影子寄存器中，等待LSU完成當前傳輸至空閑再發送數據。

④ 等待傳輸完成：通過CSL_SRIO_GetLSUCompletionCode函數讀取寄存器SRIO_LSU_STAT_REG的狀態，判斷是否所有數據均傳輸完畢。

2.1.3 通信流程
C6678使用中斷控制器（INTC）管理和分配多個外部中斷源，其中有來自FPGA的中斷源。本文中SRIO工作于主模式狀態，FPGA通過GPIO向DSP發送中斷，當DSP接收到來自FPGA的中斷后，對FPGA相應的內存區域進行讀寫操作。本設計中，中斷使用了GPIO8和GPIO9兩個中斷觸發事件，分別將其映射到DSP的CPU中斷4和中斷5。在此狀態下程序主要執行兩種操作：在 DSP 收到中斷4以后進入中斷4服務函數， 完成從FPGA端讀取數據的操作；在收到中斷5以后進入中斷5 服務函數，完成將數據寫入FPGA端的操作。