賽靈思 Zynq-7000 All Programmable SoC已具有很強(qiáng)的板載處理能力。但是Zynq應(yīng)用處理單元(APU)中強(qiáng)大的雙Cortex-A9處理器和相關(guān)外設(shè)的存在并不妨礙您在同一封裝中添加一個(gè)或多個(gè)MicroBlaze處理器，只要能讓?xiě)?yīng)用受益就好。

為什么要給處理功能已經(jīng)很強(qiáng)大的解決方案添加MicroBlaze呢？首先就是可靠性的問(wèn)題。單線程會(huì)大幅提高可靠性。您可以針對(duì)計(jì)算密集型任務(wù)為每個(gè)Cortex-A9都布置一個(gè)線程，而且能根據(jù)需要為其它線程實(shí)例化任何數(shù)量的MicroBlaze處理器。其次，您可將任何雜務(wù)交給MicroBlaze去完成，讓處理功能強(qiáng)大的Cortex-A9去執(zhí)行最需要它的工作，充分發(fā)揮其用武之地，從而節(jié)省數(shù)個(gè)關(guān)鍵的工作周期。

下面這個(gè)例子能反映以上兩種情況。設(shè)想一下，一個(gè)任務(wù)需要長(zhǎng)期高強(qiáng)度計(jì)算，同時(shí)還要監(jiān)控用戶輸入。這里，MicroBlaze可管理用戶輸入(頻率較低、計(jì)算強(qiáng)度不高)，并寫(xiě)入APU存儲(chǔ)器空間，這樣APU閑置時(shí)(也就是完成了處理任務(wù)時(shí))就能看看接下來(lái)需要處理什么信息。

一旦您決定在基于Zynq的設(shè)計(jì)中添加一個(gè)MicroBlaze處理器，馬上就會(huì)發(fā)現(xiàn)一些問(wèn)題。首要問(wèn)題就是APU如何與MicroBlaze通信，哪些處理器系統(tǒng)(PS)資源可供MicroBlaze使用。包括ZC702和Zedboard等在內(nèi)的許多開(kāi)發(fā)板將許多外設(shè)直接映射到與處理系統(tǒng)相連的引腳。可編程邏輯(PL)中，這些引腳不能直接訪問(wèn)MicroBlaze。處理系統(tǒng)還包含多種不同定時(shí)器和中斷資源。有什么辦法能從MicroBlaze領(lǐng)域訪問(wèn)這些資源嗎？

PS與PL之間的接口

處理器系統(tǒng)和可編程邏輯緊密結(jié)合，這意味著Cortex-A9、窺探控制單元(SCU)、PS外設(shè)、時(shí)鐘管理及其它功能與可編程邏輯之間存在多個(gè)緊密的集成連接。事實(shí)上，PS和PL之間共有6種不同類型的互聯(lián)，您可將這些互聯(lián)類型彼此結(jié)合使用。此外，許多路徑是對(duì)稱的，也就是說(shuō)PC能啟動(dòng)到PL的連接，而PL也能啟動(dòng)到PS的連接。

圖1：PL中PS和MicroBlaze的邊界是一片雷區(qū)嗎？二者能否共享資源？

賽靈思公司目前提供的應(yīng)用指南、用戶指南和白皮書(shū)等大量資料均介紹了作為設(shè)計(jì)“核心”的Zynq-7000 APU如何利用可編程邏輯來(lái)訪問(wèn)存儲(chǔ)器、基于PL的外設(shè)和硬芯片外設(shè)(如PCIe模塊、BRAM、DSP48和千兆位級(jí)收發(fā)器等)。要分析MicroBlaze如何成為其自身領(lǐng)域的主導(dǎo)，邏輯上的第一步就是看看6個(gè)接口變量，首先從通用、高性能和加速器一致性端口這三類AXI接口入手。

PS有兩個(gè)連接到PL的主AXI通道和兩個(gè)由PL啟動(dòng)的從通道(圖2)。這里的“主”是指AXI通道為發(fā)起方，能啟動(dòng)數(shù)據(jù)交換，而“從”在只能用于響應(yīng)到達(dá)的數(shù)據(jù)。主AXI通道通常用來(lái)與PL中的外設(shè)通信。從AXI通道負(fù)責(zé)響應(yīng)PL的請(qǐng)求，其中可能包括MicroBlaze處理器所執(zhí)行的事務(wù)處理。這些AXI通道連接到PS的中央互聯(lián)，可路由到許多資源。

此外，還有4個(gè)高性能(64位寬)AXI通道連接點(diǎn)。從PS角度來(lái)說(shuō)，所有這4個(gè)通道均為從通道，連接至PS中的存儲(chǔ)器接口子系統(tǒng)(圖3)。這4個(gè)通道的目的就是讓PS中的主設(shè)備啟動(dòng)DDR存儲(chǔ)器事務(wù)處理。

這種存儲(chǔ)器互聯(lián)和DDR存儲(chǔ)器控制器是所有資源到DDR存儲(chǔ)器的門(mén)戶。雖然Cortex-A9處理器的優(yōu)先級(jí)通常高于從AXI連接，但4個(gè)AXI連接中每個(gè)都有一個(gè)“現(xiàn)在為我服務(wù)”信號(hào)，能讓發(fā)出該請(qǐng)求的通道獲得優(yōu)先級(jí)。未斷言該信號(hào)時(shí)，架構(gòu)、采用循環(huán)機(jī)制確定哪個(gè)請(qǐng)求方有權(quán)訪問(wèn)特定類型存儲(chǔ)器。

加速器一致性端口(ACP)是另一種PL的32位AXI PS從連接。ACP的獨(dú)特之處在于它直接連接到SCU中。SCU的任務(wù)就是確保L1、L2和DDR存儲(chǔ)器之間的一致性。采用ACP，您能訪問(wèn)PS中的每個(gè)Cortex- A9處理器的高速緩存存儲(chǔ)器，而不必?fù)?dān)心與主存儲(chǔ)器中的數(shù)據(jù)同步問(wèn)題(硬件會(huì)自動(dòng)處理好這個(gè)問(wèn)題)。該功能不僅可大幅降低設(shè)計(jì)負(fù)擔(dān)，而且還能顯著加速處理器與PL之間的數(shù)據(jù)傳輸。

圖2：到處理系統(tǒng)中央互聯(lián)的簡(jiǎn)化連接

圖3：到DDR存儲(chǔ)器控制器和片上存儲(chǔ)器(OCM)的簡(jiǎn)化連接

除了AXI鏈接之外，可擴(kuò)展多路輸入輸出(EMIO)信號(hào)也可用于路由許多PS的硬外設(shè)直至PL，以便訪問(wèn)封裝引腳。只有54個(gè)封裝引腳直接連接到PS，不過(guò)PS的硬外設(shè)可使用的引腳數(shù)量大大超過(guò)54個(gè)。EMIO是PS硬外設(shè)和PL之間的通道。這些I/O信號(hào)可直接路由到PL可用的封裝引腳，而您也可利用這些引腳與PL中兼容的外設(shè)進(jìn)行通信。

PS和PL之間另外的各種雜項(xiàng)信號(hào)可以分為5個(gè)基本類：時(shí)鐘與復(fù)位、中斷信號(hào)、事件信號(hào)、空閑AXI與DDR存儲(chǔ)器信號(hào)，以及DMA信號(hào)。

* 時(shí)鐘與復(fù)位：PS為PL提供4個(gè)獨(dú)立的可編程頻率。通常這些時(shí)鐘之一用于AXI連接。每個(gè)時(shí)鐘域都有自己的域復(fù)位信號(hào)，可重設(shè)與該域關(guān)聯(lián)的任何器件。

* 中斷信號(hào)：PS中的通用中斷控制器(GIC)負(fù)責(zé)收集所有可用源的中斷，包括PS外設(shè)的所有中斷源和可編程邏輯的16個(gè)“外設(shè)”類型中斷。此外，還有4個(gè)連接到CPU(IRQ0、 IRQ1、FIQ0和FIQ1)的直接中斷。來(lái)自PS外設(shè)的共28個(gè)中斷可提供給PL。

* 事件信號(hào)：這些“帶外”異步信號(hào)說(shuō)明PS的特殊情況。PS提供一系列信號(hào)用于表明哪個(gè)CPU進(jìn)入待機(jī)模式，哪個(gè)CPU執(zhí)行了SEV(“發(fā)送事件”)指令。PS可用事件信號(hào)從WFE(“等待事件”)狀態(tài)中喚醒。

* 空閑AXI與DDR存儲(chǔ)器信號(hào)：PS的空閑AXI信號(hào)用來(lái)指示PL中沒(méi)有未處理的AXI事務(wù)處理。該信號(hào)由PL驅(qū)動(dòng)，是用來(lái)啟動(dòng)PS總線時(shí)鐘關(guān)斷功能的條件之一，確保所有PL總線器件均處于閑置狀態(tài)。DDR緊急/仲裁信號(hào)用來(lái)向PS DDR存儲(chǔ)器控制器的4個(gè)AXI端口DDR仲裁表示關(guān)鍵的存儲(chǔ)器處于緊張狀況。

* DMA信號(hào)：PS的直接存儲(chǔ)器訪問(wèn)(DMA)模塊通過(guò)一系列“請(qǐng)求和確認(rèn)”信號(hào)與PL從設(shè)備通信。

圖4：硬件設(shè)計(jì)實(shí)例方框圖