摘　要：設(shè)計(jì)了一款面向嵌入式控制領(lǐng)域的16位堆棧處理器，該處理器包含兩個(gè)堆棧：執(zhí)行數(shù)學(xué)表達(dá)式的數(shù)據(jù)堆棧和支持子程序調(diào)用的返回堆棧，其指令集含35條堆棧指令．詳細(xì)給出了該堆棧處理器的體系結(jié)構(gòu)及設(shè)計(jì)方法；不僅采用簡(jiǎn)單有效的指令編碼方式縮小了代碼體積，同時(shí)給出了單周期操作多個(gè)堆棧元素的解決方法．該處理器采用FPGA實(shí)現(xiàn)，在XC5VLX110T芯片上的運(yùn)行時(shí)鐘頻率最高達(dá)到146.7MHz。最后給出了設(shè)計(jì)的軟件仿真與硬件綜合結(jié)果。

１　引言

Forth是由Charles H.Moore在1960年代發(fā)明的一種基于堆棧、可擴(kuò)展、具有簡(jiǎn)單哲學(xué)思想的計(jì)算機(jī)編程語言［１］，特別適合于軟件代碼在千行數(shù)量級(jí)的中規(guī)模嵌入式系統(tǒng)中應(yīng)用，并且已經(jīng)被國(guó)外廣泛應(yīng)用于天文、軍事、航空航天、工業(yè)自動(dòng)化、圖形、儀器儀表等領(lǐng)域。

Forth語言既可以被看作匯編語言又可以被看作高級(jí)語言，它與傳統(tǒng)語言最大的區(qū)別在于它是基于堆棧的和可擴(kuò)展性。Forth語言本質(zhì)上定義了一種雙堆棧體系結(jié)構(gòu)。這種體系結(jié)構(gòu)的主要思想是基于兩個(gè)不同的堆棧，一個(gè)是用來執(zhí)行數(shù)學(xué)表達(dá)式的數(shù)據(jù)堆棧，另一個(gè)是用來支持子程序調(diào)用的，即保存子程序返回地址的返回堆棧，指令的所有操作都是針對(duì)這兩個(gè)堆棧的一個(gè)或者幾個(gè)棧頂元素［２］。

Forth語言定義的這種雙堆棧體系結(jié)構(gòu)清晰明了，復(fù)雜度低，并且其主要面向的是嵌入式控制領(lǐng)域。在這種背景下，結(jié)合FPGA的靈活性，本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA 的１６位堆棧處理器，相比基于RISC體系結(jié)構(gòu)的嵌入式處理器，具有以下幾點(diǎn)優(yōu)勢(shì)：
① 很大程度上避免了處理器進(jìn)行上下文切換帶來的開銷，因?yàn)樘幚砥鞯倪\(yùn)行不依賴于大量的通用寄存器；

② 處理器的尋址方式非常簡(jiǎn)單，幾乎所有指令都是０操作數(shù)指令．這樣不僅系統(tǒng)復(fù)雜度顯著降低，速度得到提升，代碼體積也大大減?。?/p>

③ 處理器在運(yùn)行具有深度嵌套特征的程序時(shí)有更加明顯的優(yōu)勢(shì)，因?yàn)榫哂袑ｉT的硬件堆棧來執(zhí)行子程序調(diào)用與返回。

２　設(shè)計(jì)與實(shí)現(xiàn)

２．１　堆棧處理器體系結(jié)構(gòu)概覽
處理器的結(jié)構(gòu)如圖１所示，為了能夠清晰地展示其結(jié)構(gòu)，部分信號(hào)并未顯示或直接連接．處理器包含的主要模塊見表１。

需要說明的是，表中的數(shù)據(jù)堆棧由棧頂寄存器Ｔ、次棧頂寄存器Ｎ１、第三棧頂寄存器Ｎ2以及深度為32的堆棧存儲(chǔ)器構(gòu)成；返回堆棧由棧頂寄存器Ｒ以及深度為32的堆棧存儲(chǔ)器構(gòu)成。

２．２　指令集
２．２．１　指令集設(shè)計(jì)
處理器實(shí)現(xiàn)了四種類型共３５條指令，具體如下表２所示。

表中大部分指令遵從了Forth語言的原語命名規(guī)則與功能．比如，其中的‘＞ｒ’表示將數(shù)據(jù)堆棧棧頂寄存器Ｔ的內(nèi)容彈出到返回堆棧棧頂寄存器Ｒ,‘ｒ＞’則表示相反的功能．另外,‘＠’表示從存儲(chǔ)器讀數(shù)據(jù)到數(shù)據(jù)堆棧，而‘！’表示將數(shù)據(jù)堆棧的內(nèi)容存儲(chǔ)到存儲(chǔ)器中．下面分別簡(jiǎn)述各種類型指令的功能。

① 堆棧操作：主要是對(duì)數(shù)據(jù)堆?；蛘叻祷囟褩５囊粋€(gè)或者多個(gè)棧頂元素的操作．例如，swap指令交換Ｔ與Ｎ1的內(nèi)容；one和zero指令分別將Ｔ的所有bit位置１和０；drop指令彈出Ｔ中內(nèi)容并拋棄．所有的堆棧操作類型指令都在一個(gè)周期內(nèi)完成。

② 數(shù)學(xué)運(yùn)算：數(shù)學(xué)運(yùn)算指令的操作數(shù)均為Ｔ和Ｎ１中內(nèi)容．邏輯運(yùn)算指令包括or、xor和and；移位指令包括asr、lsr和lsl；1plus和1min分別將數(shù)據(jù)堆棧棧頂元素加１和減１．所有數(shù)學(xué)運(yùn)算類型指令都在一個(gè)周期內(nèi)完成。

為了節(jié)省硬件資源，堆棧處理器沒有實(shí)現(xiàn)硬件支持的乘法器［3］和除法器［4］，因此沒有直接的乘法和除法指令，取而代之的是mpp和shld指令．這兩條指令分別完成了乘法器和除法器在一個(gè)時(shí)鐘周期中完成的操作．mpp指令執(zhí)行時(shí)需要同時(shí)操作寄存器Ｔ、Ｎ1和Ｎ2．Ｎ1與Ｎ2中分別存放初始的乘數(shù)與被乘數(shù)，Ｔ的初始值為０；最終乘積結(jié)果的高低１６位分別存放于Ｔ與Ｎ1．mpp指令的執(zhí)行分成兩步．第一步判斷Ｎ1最低位是否為１：如果為１，將Ｎ2與Ｔ中內(nèi)容相加；否則不做操作．第二步將Ｔ做高位、Ｎ1做低位，對(duì)其內(nèi)容進(jìn)行邏輯右移．這樣連續(xù)執(zhí)行完16條mpp指令后，Ｔ與Ｎ1中存放的分別為乘積的高低16位．這16條mpp指令再配合其他幾條指令便可以完成正常的乘法操作，完整的乘法操作耗費(fèi)19個(gè)時(shí)鐘周期．除法的實(shí)現(xiàn)與乘法類似，完整的除法操作耗費(fèi)21個(gè)時(shí)鐘周期．下面給出了乘法操作的程序示例，其詳細(xì)解釋將在3.1節(jié)的仿真分析中給出：
ｌｉｔｃ　０ ∥將０壓入堆棧
ｍｐｐ ∥第１條ｍｐｐ指令
…
ｍｐｐ ∥第１６條ｍｐｐ指令
ｒｏｔ ∥乘法結(jié)束后，清理掉
ｄｒｏｐ ∥位于Ｎ２的被乘數(shù)

③ 訪存：堆棧處理器支持按字節(jié)和按字兩種訪存方式．指令集中的litc、c＠和ｃ！指令為字節(jié)訪存指令；而lit、＠和！為按字訪存指令．這里簡(jiǎn)要說明按字訪存指令的功能，按字節(jié)訪存與之類似．lit將一個(gè)字常量壓入數(shù)據(jù)堆棧；＠將Ｔ的內(nèi)容彈出送入地址寄存器Ａ，按Ａ中地址訪存取得數(shù)據(jù)后壓入數(shù)據(jù)堆棧；！指令將Ｔ中的內(nèi)容彈出送入地址寄存器Ａ，再將當(dāng)前棧頂Ｔ的數(shù)據(jù)彈出存入Ａ 中地址．除litc指令的其他指令需要兩個(gè)周期執(zhí)行，litc指令在設(shè)計(jì)時(shí)被優(yōu)化為不需要訪存，因此只需要一個(gè)周期執(zhí)行。

④ 程序轉(zhuǎn)移：call為子程序調(diào)用指令，它將當(dāng)前ＰC寄存器值壓入返回堆棧，同時(shí)將子程序地址送入ＰC寄存器；ret為子程序返回指令，它將返回堆棧的棧頂值彈出，送入ＰC寄存器；jmp為無條件跳轉(zhuǎn)指令；jz和jc為有條件跳轉(zhuǎn)指令，跳轉(zhuǎn)條件分別是數(shù)據(jù)堆棧棧頂Ｔ的內(nèi)容是否為０和ALU進(jìn)位標(biāo)志位是否為０；drjne將返回堆棧棧頂Ｒ的內(nèi)容減１，然后判斷Ｒ中內(nèi)容是否為０，如果不為０則跳轉(zhuǎn)．除call與ret以外的其他指令都需要先訪存取得16位跳轉(zhuǎn)地址，然后壓入堆棧，因此需要兩個(gè)周期執(zhí)行；ret與call指令只需要一個(gè)周期執(zhí)行。

２．２．２　指令集編碼優(yōu)化
存儲(chǔ)器是嵌入式控制系統(tǒng)中的一種稀缺資源，因此在設(shè)計(jì)堆棧處理器時(shí)，采用了一種簡(jiǎn)單但是有效的編碼方式進(jìn)行指令編碼，不僅大大減小了代碼體積，還在一定程度上可以降低系統(tǒng)的復(fù)雜度，提高系統(tǒng)效率。

在堆棧處理器上執(zhí)行的程序一般都通過大量子程序調(diào)用進(jìn)行模塊化設(shè)計(jì)以減小代碼尺寸，這樣才能充分利用硬件支持的返回堆棧．因此，在典型的堆棧處理器程序中２５％的時(shí)間花費(fèi)在子程序調(diào)用上［５］，這就要求在實(shí)現(xiàn)堆棧處理器時(shí)必須高效地實(shí)現(xiàn)call指令．一方面，如果call指令占用的bit位較少，便能減小代碼體積；另外一方面，如果call指令的執(zhí)行能在一個(gè)周期完成，將大大加快程序的執(zhí)行速度．因此指令集采用了兩種不同的編碼方式實(shí)現(xiàn)。

對(duì)于除call以外的其他指令，每條指令占８位且最高位均為０．處理器每次訪存取出的16位數(shù)據(jù)中，高低８位各為一條指令．采用這種設(shè)計(jì)方案后，一方面，每次訪存可以取出兩條指令．這在處理器和存儲(chǔ)器之間形成了一個(gè)處理器速度兩倍于存儲(chǔ)器速度的緩沖，可以在一定程度上避免Cache的引入，降低嵌入式系統(tǒng)的復(fù)雜度；另一方面，每條指令占用８位而不是16位可以大大減小代碼體積。

all指令采用了另外一種實(shí)現(xiàn)方式，如果訪存取出的16位數(shù)據(jù)中最高位為１，那么這16位不再被解釋為兩條指令，最高位被解釋為call指令，剩下的15位經(jīng)邏輯左移１位后作為子程序地址．相對(duì)于采用與其他類型指令相同的８位實(shí)現(xiàn)方式，這種實(shí)現(xiàn)方式使得call指令僅占１位，可以進(jìn)一步減小代碼體積。

另外，call指令執(zhí)行時(shí)的子程序地址不需要通過訪存取得，因此其執(zhí)行將只耗費(fèi)一個(gè)周期．當(dāng)然，這樣的方案會(huì)讓call指令只能調(diào)用位于偶地址的子程序，但是好的設(shè)計(jì)來源于適當(dāng)?shù)恼壑校@種損失相對(duì)于獲得的效率和性能提升是值得的。