最新Red Pitaya計劃有助于從一個平臺輕松、低成本地開發出眾多不同版本的儀器。

在電子工業的早期，示波器、信號發生器等測試測量設備功能固定，只能執行少量明確的任務。過去數十年里，制造商運用DSP的可編程功能為特定應用量身定制了較豐富的功能集。但只有制造商在產品出廠之前才能為這些儀器編程并確定其最終的功能集。

雖然現今市場上大多數儀器具有較豐富的功能集，但并不能滿足客戶特定項目所需的精確功能，這對世界各地科研機構和大專院校中那些致力于用儀器等較小型子系統構建大型復雜系統的跨學科研究小組而言尤為如此。在科研工作中，往往需要比廠商設計提供的功能更精細的設備。一般來說，高速反饋系統涉及兩個（或多個）需要極低抖動、硬實時響應的儀器子系統，通常會出現集成方面的問題。往往儀器的接口難以實現所需的總體集成系統性能。封閉源碼且面向DSP的儀器不允許此類集成。

Instrumentation Technologies公司的工程師一直想知道，如果開發出一種用戶可編程、用戶可定制的開源儀器（或信號處理平臺）會怎樣？為此，我們開發出一塊得到開源開發生態系統支持的“Red Pitaya”小型測試板。Red Pitaya系統有望通過單個可重配置的器件，以明顯低得多的價格，取代眾多標準測試測量儀器。圖1為Red Pitaya的系統架構圖。這是一款具有多個模擬/數字輸入輸出的新型儀器（信號處理系統）。

圖1 - Red Pitaya系統架構

系統架構
理想的儀器一般要求在模擬域和數字域表現出卓越的性能。頻率日益提高的模擬域仍然對儀器的本底噪聲和測量性能有著嚴格的要求。而數字域由于穩定性好、抗噪能力強、時不變性、能夠執行高度復雜的處理且能夠與標準連接功能相結合，正蓄勢待發。因此信號處理正日漸從模擬域向數字域過渡。

新型信號處理系統的基本方法是在模擬前端盡量采用通用電子設備，在處理鏈上盡量采用高速ADC進行信號采樣。數字側傾向于先處理信號，然后盡可能晚地將它們發送到處理鏈中的DAC。模擬后端也盡量采用通用電子設備。采用這種架構，處理/測量系統的所有特性都集中在數字域，模擬電子技術保持簡單、通用。這種以數字為主的新型架構為通過硬件定制執行多個應用領域內的一系列任務提供了契機，可能僅受模擬前端后端的帶寬和數字域的計算資源（主要是FPGA和CPU資源）的限制。

從速度的角度來看，Red Pitaya上主要有兩類處理鏈。一類處理鏈是利用FPGA的極高速度、極低抖動硬實時處理功能實現的、帶寬約為50MHz的信號處理鏈；另一類處理鏈是通過CPU實現的，可能用于運行硬實時操作系統的帶寬約為50KHz的信號處理鏈。

儀器中的嵌入式數字信號處理功能的主要負責減少從儀器輸入到處理結果輸出之間的數據。

根據我們的經驗，在可重配置儀器中將FPGA和CPU當作信號處理系統的基本模塊，一直是一種成功的組合方式。這種組合為高性能FPGA和易于編程的CPU之間的信號處理部分分區提供了很大的自由度。特別是幾乎所有儀器都面臨著從原始采樣點到儀器輸出點減少大量輸入數據的難題。例如一幅示波器圖只需要保持1,000個點。

典型的測試結果示例包括示波器的信號圖、頻率分析儀的頻域圖或通過處理吊頂攝像頭輸出得到的籃球運動員位置坐標軌跡圖等。所有這些測量輸出所代表的數據均遠少于儀器的原始信號輸入數據。輸入數據是在極高頻率下采樣得到的。從儀器的輸入到處理結果輸出這個過程中的數據減少就是嵌入在儀器中的數字信號處理功能的主要工作。

把FPGA和CPU同時嵌入在信號處理系統中，使開發人員能夠自由決定如何在FPGA和CPU之間分配DSP處理任務。就處理的適用性來說，這兩者之間稍有區別，但兩種都能夠完成數字信號處理。一般來說FPGA適合處理超高速但簡單的DSP運算，但不太適合復雜的程序運算(procedural operations)。而CPU則擅長處理速度較慢較為復雜的程序運算。此外，CPU還擅長于運行諸如Web服務器等標準交互接口。雖然FPGA開發工具近年來有大幅改進，一般而言與FPGA中的RTL編碼和數字結構綜合相比，編寫運行于CPU上的程序軟件依然相對簡單。

FPGA與CPU之間的DSP處理自由分配還能帶來另一大優勢，即能夠快速對性能有限但功能齊全的系統進行原型設計。在CPU上執行大部分DSP處理工作，不僅可以在項目開發早期階段進行原型演示，適用于市場營銷目的，同時在項目開發后期階段，使用這種方法可以把DSP的關鍵性能部分平滑移植到FPGA上，打造出功能相同但性能完備的最終產品。

圖2就是在FPGA和CPU之間分配DSP算法的實例。在開發過程中，FPGA和CPU間的分區界限可以變化。由于DSP處理被分割開，部分處理過的數據必須在FPGA和CPU之間來回傳輸。因此，兩者間的總線速度極為重要，以防止造成額外的處理時延。

圖2 - FPGA與CPU之間的DSP算法分配

Red Pitaya
如圖3所示的Red Pitaya系統在賽靈思Zynq?-7010 All Programmable SoC基礎上構建而成。Red Pitaya擁有高速雙通道125Msps的信號采集和信號生成能力，與位于其間的FPGA DSP處理功能相結合，即構成硬實時反饋環路。除了高速信號處理功能，該系統還擁有數個速度較慢（約100KHz）、采用賽靈思模擬混合信號(AMS)技術（圖4）的I/O通道和多個數字I/O。如果用戶使用高速串行菊花鏈連接器將多個Red Pitaya模塊以菊花鏈方式連接起來，就能夠實現分布式處理。采用這種方法，用戶就可以通過將多個Red Pitaya子系統互連，構建出具有更多輸入輸出端口的復雜系統。CPU負責運行Linux操作系統，并為1000Base-T以太網、USB OTG、Micro SD存儲和USB串行控制臺提供支持。

圖3 - 通用Red Pitaya儀器平臺

圖4 - 賽靈思AMS技術(XADC)與基于PWM的輸出相結合

Red Pitaya儀器的初始應用包括雙通道125Msps示波器、頻譜分析儀、信號處理器和PID控制器等。Red Pitaya儀器及配套的應用程序和生態系統將于2013年12月推出。其開放源碼性的魅力在于愛好者可以根據自己特定的需求開發出定制應用。和任何開放源碼定制的情況一樣，其他人也有機會使用改進的或全新的儀器或應用。預計Red Pitaya生態系統將不斷發展和完善更多其他應用。