2 FPGA編程

本方案由于沒有主控單元(MCU)，需要接受上位機的指令并執行相應功能。所以出口控制的實現都要依賴于FPGA，在每個FPGA中均設計啟動和出口自檢以及數據交換處理功能，功能如圖4所示，第二塊FPGA可以參考第一塊設計，FPGA2通過串口把自己的狀態提供給FPGA1，兩塊FPGA均是通過接收上位機的命令執行相應的功能。

2．1 信息收發模塊

信息收發模塊：主要有命令接收、信息發送回路，在FPGA中做一個異步接收器、串并轉換器件，把接收到的數據存入命令緩沖區。把現場的狀態信息通過開入回路采集后存入狀態緩沖區，當收到回傳信息命令后把信息數據轉換為串行格式通過光發送模塊送出數據。功能框圖如圖5所示。

2．2 命令執行模塊

命令執行模塊包括：出口啟動、出口使能、出口傳動功能。命令執行電路讀取存放在信息緩存中命令數據，接收到啟動命令時，啟動出口電源，為隨時出口做準備，其間沒有出口命令并且啟動故障消失時，啟動返回。當接收到出口命令時，執行出口命令；啟動及出口命令發出后，通過硬件執行電路驅動隔離開關閉合或斷開。并把執行結果存入狀態信息緩存。功能框圖如圖6所示。

2．3 時鐘生成模塊

時鐘生成模塊在實現出口自檢、使能時需要1μs、64μs和128μs的時鐘，實現指示燈閃爍時需要500μs時鐘。利用FPGA的DMC模塊把16 MHz的時鐘分成系統所需的時鐘。時鐘仿真圖如圖7所示。

2．4 軟件實現方案及編程

軟件編程按照分層模塊的方式進行，采用常用的硬件編程語言VHDL；兩塊FPGA獨立編譯分別下載，保證邏輯和實現的獨立性。編譯環境為XILINX的免費軟件ISE軟件，版本號位10．3．1，該軟件有非常強大的功能，具備很多常用的IP核，可以直接加載。自帶仿真軟件可以實現邏輯和時序仿真。配合XILINX的另一款邏輯分析軟件chipscope可以在線探測芯片實際運行狀態，測試邏輯和時序錯誤。綜合使用軟件能夠快速實現系統設計。軟件功能框圖已經給出，限于篇幅VHDL語言的程序代碼不再給出。

3 程序下載及配置方案

本系統兩塊FPGA全部使用ISP方案，利用FPGA的JTAG接口，把編程數據下載到內部的FLASMROM內。XC3S50AN的配置模式控制管腳M2、M1、M0決定FPGA引導配置數據的方法，計有8種。系統上電時，給PROG_B一個低電平，觸發一次數據配置，在INIT_B低電平期間讀取M2：M1：M0狀態決定數據引導方式。本系統選用INTERNAL MASTER SPI MODE[0：1：1]。其中方便調試的JTAG MODE[1：0：1]可以支持JTAG口直接配置FPAG數據用于帶電調試，當斷電后數據丟失。XC3S50AN參與配置的管腳及功能如表1所示。

本設計為保證可靠性選用了2塊FPGA同時工作，它們之間通過模擬串行口交換信息可以實現相互邏輯上閉鎖。在電路出口處把2塊FPGA驅動的繼電器觸點串聯后作為最終的出口控制，又在硬體電路上實現邏輯閉鎖。如此可以保證裝置的可靠動作，不會再有誤動作發生。

4 整體測試

該方案設計的刀閘接口控制箱單元，已經制成產品調試成功，并完成型式試驗。在數字化變電站試運行，運行中沒有發現問題。測試環節進行了以下測試。