為了提升傳統驗證方法的效率和覆蓋面，以及應對這種復雜性所帶來的挑戰，我們已經投入了大量的研究工作和資金。在完整的 SoC 層面，我們需要使用多種不同的驗證方法來覆蓋所有輸入組合并和剔除極端情況下的組合。

最后一點非常重要，因為不可預測的輸入數據能擾亂所有的 SoC 系統，即便是精心設計的關鍵SoC設計也難以幸免。與新輸入的數據或者輸入數據不尋常的組合或序列相結合的，是非常多的 SoC 可能的前置狀態，可能會使SoC 處于某種無法驗證的狀態。當然，這種情況不一定是什么問題，SoC 可以在無需系統的其他部分干預的情況下恢復，或者用戶根本就沒有察覺。

但是，不能驗證的狀態必須在最終芯片中避免，因此我們需要盡可能全面地測試設計的方法。在設計的功能仿真過程中，驗證工程師會采用有力的方法，比如受約束隨機激勵和高級測試工具來完成多種測試，旨在達到可接受的測試覆蓋面。但是，完整性仍受驗證工程師選擇的方向和給定的約束條件的限制，并受限于可用于運行仿真的時間。

結果雖然受約束隨機驗證永遠不可能窮盡，但能夠大大增強我們已經測試了所有輸入的組合（包括可能的輸入和極端
情況輸入）的信心。

為了屏蔽極端情況下的組合，我們可以通過觀察真實條件下運行在基于FPGA 原型上的設計來完善我們的驗證工作。通過將 SoC設計植入原型，我們能夠以與最終芯片媲美的速度和準確度來運行設計，從而在最終的環境數據中進行“浸入式”測試，就如在最終芯片上進行的一樣。

西班牙瓦倫西亞的 DS2 采用基于FPGA 的原型將 SoC 設計浸入到真實環境中就是一個很好的例子。

實例：浸入到真實環境數據中

電力線寬帶 (BPL) 技術一般采用無法檢測的信號來通過輸電線發送和接收信息。BPL 的一種典型應用是將高清視頻從接收器通過輸電線傳輸到室內的任意一臺顯示器，如圖 4 所示。DS2 的 BPL 設計核心是復雜的硬件和嵌入式軟件算法，其可對電力線輸入輸出的高速傳輸信號進行編碼和檢索。這些電力線可能工作在噪聲極高的電氣環境中，因此開發工作的關鍵部分是在各種真實情況下驗證這些算法。

?

?

圖4 WiFi 范圍擴展器采用的電力線寬帶 (BPL) 技術

DS2 的 BPL 設計核心是復雜的硬件和嵌入式軟件算法，其可對電力線輸入輸出的高速傳輸信號進行編碼和檢索。這些電力線可能工作在噪聲極高的電氣環境中，因此開發工作的關鍵部分是在各種真實情況下驗證這些算法。

DS2 的 ASIC 設計經理 Javier Jimenez 說明了基于 FPGA 的原型設計對他們的用處：“采用穩健的驗證技術開發可靠的高速通信非常重要。它需要采用不同的通道和噪聲模型進行大量的嘗試，只有基于 FPGA 的原型可幫助我們全面測試算法，在原型上運行設計的嵌入式軟件。另外，我們還可將原型拿出實驗室，進行廣泛的現場測試。我們可將多個原型放在真正的家居和辦公環境中，其中部分電氣環境非常惡劣。我們不能考慮將仿真器系統用于該目的，因為其價格非常昂貴，也不便攜帶。”這種在實驗室外使用基于 FPGA的原型設計非常有指導意義，因為我們明白打造可靠、便攜的平臺對取得成功非常重要。

對實驗室可行性實驗的優勢在項目的初始階段，需要對芯片拓撲、性能、功耗以及片上通信結構做出基本決策。部分決策采用算法或系統級建模工具便可良好執行，但也可以采用FPGA 進行某些額外的實驗。這是否是真正基于 FPGA 的原型設計呢？我們正使用 FPGA 進行某個概念的原型設計，但這與使用算法或數學工具不同，因為我們需要某些可能是由這些高級工具生成的 RTL。一旦進入 FPGA，就可采集早期信息幫助推進算法和最終 SoC 架構的優化。基于 FPGA 的原型為項目該階段帶來的優勢是，可使用更準確的模型，而且這些模型的運行速度非常快，能夠與實時輸入互動。

這種類型的實驗性原型值得一提，因為它們是在全面的 SoC 項目中使用基于 FPGA 的原型設計硬件和工具的又一途徑，可為我們的投資帶來更高的回報。

在實驗室外使用原型

基于 FPGA 的原型設計可用于驗證 SoC 設計的一個真正獨到之處，是其獨立工作的能力。這是因為 FPGA 可通過閃存 EEPROM 卡或其它獨立介質進行配置，無需主機 PC 管理。因此該原型不但可獨立運行，而且還可用于各種環境下的 SoC 設計測試，這與其它建模技術（如需要依賴主機干預的仿真）提供的環境儼然不同。