CPU為馮諾依曼結構，串行地執行一系列指令；而FPGA可以實現并行操作，就象在一個芯片中嵌入多個CPU，其性能會是單個CPU的十倍、百倍。一般來說，CPU可以實現的功能，都可以用硬件設計的方法由FPGA來實現。當然，極其復雜的算法用硬件實現會比較困難，資源消耗也很大，如果沒有高性能要求，那用硬件實現就有點得不償失了。對于一個復雜系統而言，進行合理的軟、硬件劃分，由CPU（或DSP）和硬件電路（如FPGA）合作完成系統功能是非常必要的，也是高效的。

CPU+FPGA的并行處理將大行其道

目前，嵌入式系統設計中存在下述一些問題：IP復用；總體成本和占板面積；工藝；一味提高處理器時鐘速率，會使功耗大幅增加及散熱惡化，并增加設計人員解決這些問題的時間和系統成本；FPGA與CPU之間的信號傳輸時延較大。

不過，CPU+FPGA的SoC方案現已解決了IP復用問題，高集成度也降低了系統總體成本、占板面積和功耗。賽靈思和Altera除自身的接口技術外，都采用了ARM的AMBAAXI總線，使時延達到了ns級。今后，多核與硬件協處理器的大規模并行處理技術將大行其道。

還有，賽靈思和Altera除了利用ARM的生態系統，還都在努力擴大自己的合作伙伴范圍，以吸引更多的設計人員。

Altera軟件、嵌入式和DSP營銷高級總監ChrisBalough表示：“生產商、用戶和輔助支撐系統在產品上彼此之間會有影響時，就會出現平臺效應。基本原理是，某一種產品或標準的應用越多，它在用戶基礎和輔助支撐系統中的價值就越高。結果，用戶基礎和輔助支撐系統就會在這種技術上加大投入，從而吸引更多的應用，產生一種自我增強的良性循環。SoCFPGA極有可能看到這種平臺效應。隨著SoCFPGA的不斷發展，用戶將非常愿意重新使用他們在多種系統中用過的FPGAIP和設計軟件。”

FPGA+CPU真正走向大眾

在深圳ASDF大會上，眾多客戶展示了基于FPGASoC的最新應用，FPGA+CPU架構正在迅速被業界認可并采用。

在ASDF大會上，嵌入式處理營銷資深總監ChrisBalough展示了Altera未來的路線圖：高端產品將采用英特爾10nm制程；中端采用英特爾14nm制程；而低端產品Cedar將會針對量大的消費電子市場，仍然采用TSMC的工藝制程。“Cedar產品繼續采用TSMC制程，我們會保持與TSMC的長久關系。”他說道。如下圖

圖：Altera未來的高中低端路線圖，已涉及到采用英特爾的10nm工藝。

高端產品特征是單個Die中可以達到1000萬個邏輯單元，這是基于英特爾的特殊工藝才能實現的，將來針對大數據云端的應用包括路由器等，具有超強的性能與低功耗特征。并且，Altera有信心可以實現大Die的高良率。

精細顆粒異構計算用于手勢控制

這個是基于cyclconeVSoC的精細顆粒異構計算DEMO——圖形加速算法。SoC內有cyclcone與ARMCortexA9雙核，通過FPGA+CPU可以實現任意的微調，Altera稱之為精細顆粒異構計算，其中FPGA起到了顯卡加速的作用：把CPU中原來要處理的函數放到FPGA中來跑，也就是把原來軟件要做的事情，給FPGA來做，可以靈活地做微調，按照客戶應用的需求調到功耗最低，速度最快。這樣，客戶可以自己做二次開發。這個DEMO的應用場景包括3D鼠標、手勢控制等。它采用OpneCL工具，同時可以編譯FPGA與CPU。