另外，還有一個顯示數據通道（DDC），是用于讀取表示接收端顯示器的清晰度等顯示能力的擴展顯示標識數據(EDID)的信號線。搭載 HDCP（High-bandwidth Digital ContentProtection，高帶寬數字內容保護技術）的發送、接收設備之間也利用 DDC 線進行密碼鍵的認證。

接下來是電路設計部分，HDMI驅動部分追尋原始出處應該是迪芝倫官方，該部分代碼用VHDL語言描述，為了方便移植，我將該部分代碼封裝成自定義IP Core，由上文可知，我們需要產生RGB888三路數據，輸入給該模塊，然后經過解碼、串/并轉換，差分輸出。還需要兩個時鐘輸入，一個是當前顯示分辨率的像素時鐘，一個是當前顯示分辨率的像素時鐘的五倍。還有一個行同步信號和場同步信號，這兩個信號的產生方法和VGA是一樣的，簡單來說就是先產生VGA的信號，行同步信號、場同步信號RGB888的數據輸入給HDMI驅動模塊就可以顯示了，我們要修改顯示的數據，還是只需要修改VGA時序即可。

該工程經過測試，可以實現720p（1280x720）的分辨率顯示，1080p（1920×1080）的分辨率沒有測試出來，原因我覺得可能是官方的zybo的晶振是125Mhz的，這個時鐘很尷尬，直接用Clockingwizard鎖不出來HDMI所需要的精確時鐘，如下圖。我試過先分頻出100Mhz，然后在調用一個IPCore分頻和倍頻，但是綜合總會報錯。
?

而且根據迪芝倫的官方手冊上描述，有這樣一段，Resolutionupto 720p(1280x720) have been teste。我的英文不是很好，那既然這樣說了，沒準它還真達不到1080p，好吧不管了，就暫且認為他最高只能達到720p吧。
?

打開工程后，需要重新添加HDMI自定義IP的路徑，就在工程中，rgb2dvi_v1_2文件夾中。
?

然后在IPCatalog中搜索hdmi_disp就可以得到對應的IPCore了。
?

雙擊打開這四個需要定義的參數，已經定義好在IP中了，直接點擊OK——Generate生成
?

直接可以在如下圖所示中找到例化文件，直接實例化即可。
?

關于引腳約束，需要說的是，引腳約束必須為TMDS_33電平標準
?

最后附上一張720p彩條測試圖。