您的系統是否有不容妥協的功耗預算和熱要求？大多數情況下答案是肯定的！

一般而言您無法隨意提升性能，因為這樣會導致功耗的不受控制。單位功耗性能是設計系統時最關鍵的指標之一，這也正是我們設計 UltraScale+ FPGA 和 MPSoC 產品組合的原因。它們能提供遠超以往任何工藝節點遷移所帶來的價值。 與28nm 7 系列器件相比，UltraScale+ 產品系列可將系統級單位功耗性能提升了 2-5 倍。

在本視頻中我們將不僅介紹我們如何做到這個提升，還將介紹設計人員如何靈活地去控制插在相同插槽的同一器件的單位功耗性能。您可通過芯片工藝架構和實現工具來實現。我們的UltraScale+產品組合將臺積公司 （TSMC）的16nm FinFET工藝和業界首款ASIC 級可編程架構以及 SmartConnect 技術完美結合在一起，從而實現了最高的單位功耗性能。

首先讓我們看工藝節點從平面升級為3D的FinFET，這能讓晶體管的柵極和通道有更大接觸面積，能對晶體管的開/關狀態進行更嚴格的控制，打開的速度也更快，性能更高，關斷更加徹底， 同時還能降低漏電流和功耗。

當然，僅靠該工藝還不能實現2-5倍的提升。您還需要正確的架構。UltraScale+ 器件利用20nm工藝重新設計的可編程架構來解決高級節點上的首要系統性能瓶頸——互聯。該架構采用下一代的路由構造，具有更靈活的交換和雙倍布線資源，類似ASIC的時鐘可以輕松地擴展，可以動態地減少時鐘歪斜，系統邏輯單元能更高效地打包更多邏輯。 總體而言這些核心架構的創新能讓我們在保持性能最大化的同時，實現了極高的利用率。

通過 UltraScale + 產品組合，我們還推出了 SmartConnect 技術。這是一套IP和架構優化的IP組合，可為您的特定設計帶來最高單位功耗性能。智能連接優化包括新的AXI IP互聯優化以及被稱為時間借用的優化技術。后者能通過寄存器重定時和流水線探索重新分配時鐘來提升互聯和時序關鍵路徑的單位功耗性能。這些優化讓單位功耗性能得到進一步改善。

現在來看這些措施的綜合效果。

這里我們與28nm 7 系列產品性能進行了規范化對比。

由于工藝和架構雙方面的增強，一般您會看到速度提升1-2個速度等級，或者可以看到1.2倍的性能提升。同時您還看到功耗下降了約30%，也就是相對于7系列器件單位功耗性能提升1.7倍

當UltraScale+ 器件工作在正常內核電壓（VNOM）時，相對于7系列最高性能水平約可提升60%，同時功耗下降20%。這意味著單位功耗性能幾乎翻番。

除VNOM之外我們還提供了一些獨一無二、我們之前從未提供過的功能。

在同一顆芯片上，您既可以運行在VNOM, 0.85V下，也可以運行在VLOW電壓下。實現在低壓下獲得理想的架構性能和主要收發器和存儲器接口線速；在VLOW下您可獲得1-2個速度等級的優勢，減低50%的功耗

SmartConnect 技術在此基礎上更進一步。相對于 7 系列VNOM下提升了2.6倍的單位功耗性能，VLOW下則可提升3倍。

為讓您對實際例子有所了解，現在我們來看看這個大型無線射頻設計。

我們在Virtex UltraScale+ FPGA上使用 SmartConnect 技術實現。我們還在 Virtex 7 上實現了相同設計的精簡版來做比較。單單從性能的角度來看，UltraScale+ 器件與智能連接結合的結果與預期一致，無論是VNOM還是VLOW都分別有 2倍 和1.6倍的提升， 同時降低了 UltraScale+產品組合的功耗，也與我們的預期結果吻合

這意味著什么呢？意味著我們能夠在實際設計中向您展示這樣的單位功耗性能優勢。

之所以說這很重要， 是因為性能其本身只是問題關鍵的一半所在，大部分應用必須考慮到功耗的限制。就像我之前所說的
單位功耗性能是一個關鍵的指標。這也是為什么我們要全力解決這一問題的原有所在。得益于較 7 系列器件單位功耗性能降低2-5倍的技術，設計人員將因此大大獲益。