作者：Steve Leibson, 賽靈思戰(zhàn)略營(yíng)銷(xiāo)與業(yè)務(wù)規(guī)劃總監(jiān)

系統(tǒng)內(nèi)部連接是個(gè)大問(wèn)題。問(wèn)題隨著系統(tǒng)越復(fù)雜而變得越嚴(yán)重——復(fù)雜的邏輯塊連在一起，內(nèi)部連接也跟著變復(fù)雜。當(dāng)FPGA變大時(shí)（大到足以承擔(dān)整個(gè)系統(tǒng)），內(nèi)部連接的復(fù)雜度也增加。在簡(jiǎn)單系統(tǒng)中，點(diǎn)到點(diǎn)的直線連接顯然是最有效的。而在大系統(tǒng)中，總線（當(dāng)他們?cè)谛酒蠒r(shí)看似是一個(gè)大型復(fù)用系統(tǒng)）將是更好的選擇。系統(tǒng)變得更復(fù)雜時(shí)，你可能需要交叉的內(nèi)部連接。最后，真正復(fù)雜的系統(tǒng)甚至還需要片上網(wǎng)絡(luò)來(lái)提供系統(tǒng)內(nèi)部連接，另外還需要考慮帶寬和延時(shí)。你如何從中選擇？這些就不能自動(dòng)完成嗎？

這不是個(gè)“新”問(wèn)題。這是我2006年寫(xiě)的書(shū)“Designing SoCs with Configured Cores”中關(guān)于這個(gè)話題的文章：

“如果上千年的土木結(jié)構(gòu)經(jīng)驗(yàn)開(kāi)發(fā)了一種按鈕的方式來(lái)橋接設(shè)計(jì)，那么很可能只有一種基礎(chǔ)類(lèi)型的橋接——概念橋接FPGA，如果你愿意這么叫的話。然而，事實(shí)上現(xiàn)在不僅僅只有一種基礎(chǔ)橋接類(lèi)型，還有：”
1. 梁架式
2. 桁架式
3. 剛架式
4. 拱門(mén)式
5. 斜拉橋式
6. 懸掛式

“橋梁建筑師也結(jié)合基本橋梁類(lèi)型來(lái)建造復(fù)合橋梁。例如，舊金山金門(mén)大橋的主橋就是懸掛橋梁，但是引橋有拱門(mén)和桁架橋的成分。”

“SoC設(shè)計(jì)師需要嚴(yán)謹(jǐn)?shù)姆绞絹?lái)評(píng)價(jià)不同的架構(gòu)和精確的方法來(lái)實(shí)現(xiàn)所選的架構(gòu)，并不需要手動(dòng)翻譯和實(shí)現(xiàn)那些復(fù)雜的且只有人類(lèi)能懂的規(guī)范。”

九年后的今天，正如大約十年前在這章節(jié)中所展望的一樣，賽靈思今天推出了內(nèi)部連接設(shè)計(jì)自動(dòng)化。

SmartConnect是一個(gè)全新的創(chuàng)新型的方法，使你能在全新Xilinx UltraScale+ FPGA和MPSoC上實(shí)現(xiàn)復(fù)雜系統(tǒng)的片上內(nèi)部連接最優(yōu)化。這款工具為你提供了20%到30%的系統(tǒng)級(jí)性能提升，同時(shí)減少了芯片的空間和功耗。SmartConnect應(yīng)用內(nèi)部連接拓?fù)渥顑?yōu)化來(lái)滿足設(shè)計(jì)規(guī)定的吞吐量和延時(shí)需要，同時(shí)減少內(nèi)部連接邏輯的空間。它通過(guò)分析設(shè)計(jì)的IP接口和連接性，觀察整個(gè)系統(tǒng)（不僅僅是單個(gè)IP塊的集合），選擇若干個(gè)備選內(nèi)部連接拓?fù)洌缓笞龀鲋悄艿淖顑?yōu)化來(lái)消除過(guò)量的邏輯并避免擁塞和膨脹。

下圖概念性的展示了智能連接選擇滿足吞吐量和延時(shí)需要的連接，同時(shí)最小化空間和功耗。

SmartConnect也可以智能地、自動(dòng)地橋接不同接口類(lèi)型——就像視頻流連接內(nèi)存——使用簡(jiǎn)單的拖放GUI。

所以，這個(gè)魔術(shù)行得通嗎？這是真正系統(tǒng)級(jí)設(shè)計(jì)的例子：

在這個(gè)例子里，內(nèi)部連接大概消耗了原來(lái)設(shè)計(jì)空間的一半。這在復(fù)雜系統(tǒng)設(shè)計(jì)中并不是一個(gè)典型。在使用了SmartConnect后，消耗了相同數(shù)量空間的邏輯（當(dāng)然），但是內(nèi)部連接消耗了更少的空間，減少了20%的功耗。系統(tǒng)性能/功耗凈提升了25%。

這是一項(xiàng)真正值得你考慮的技術(shù)。

原文鏈接：

? Copyright 2014 Xilinx Inc
如需轉(zhuǎn)載，請(qǐng)注明出處