1. OFFSET約束的寫法

Offset 約束定義了外部時鐘pad和與之相關的輸入、輸出pad之間的相對關系。這是一個基礎的時序約束。Offset定義的是外部之間的關系，不能用在內部信號上。

OFFSET約束寫起來還是比較簡單的，如

OFFSET = {IN|OUT} offset_time [units] {BEFORE|AFTER} clk_name [TIMEGRP group_name];

offset_time: 捕獲時鐘沿和數據起始時間之差，默認單位為ns，可以定義為ns、ps等

BEFORE|AFTER：和本意類似

clk_name： 輸入clock pad net 的層次化全稱

offset_time 寫多少取決于數據之間所需要的相對關系，另外，弄懂XST是如何分析時序關系也是十分重要的。

2. OFFSET IN 分析

下面的式子是UG612中指出的時序要求需要滿足的關系，看著可能不是太明白，但是結合例子分析就容易理解了。下面的式子給出的要求是Toffset_IN_BEFORE - (TData + TSetup - TClock) > 0 ，實際上就對應著slack 大于0 。 具體表述如下（分別為建立時間和保持時間要求）

TData + TSetup - TClock <= Toffset_IN_BEFORE
where
TSetup = Intrinsic Flip Flop setup time
TClock = Total Clock path delay to the Flip Flop
TData = Total Data path delay from the Flip Flop
Toffset_IN_BEFORE = Overall Setup Requirement

TClock - TData + Thold <= Toffset_IN_BEFORE_VALID
where
Thold = Intrinsic Flip Flop hold time
TClock = Total Clock path delay to the Flip Flop
TData = Total Data path delay from the Flip Flop
Toffset_IN_BEFORE_VALID = Overall Hold Requirement

文檔中還提到了Hold time的需求，建立時間和保持時間在上文有介紹。UG612這里是個大坑，給出了這個式子之后就再也沒有討論過hold time了。之前的WP327（WP327部分內容錯誤，UG612有修正）倒是提到了這一點

“The OFFSET IN requirement value is used as a setup time requirement of the FPGA during the setup time analysis. The VALID keyword is used in conjunction with the requirement to create a hold-time requirement during a hold-time analysis. The VALID keyword specifies the duration of the incoming data valid window, and the timing analysis tools perform a hold-time analysis. By default, the VALID value is equal to the OFFSET time requirement, which specifies a zero hold-time requirement. See Figure 6."

這一段介紹了hold time 的處理方法。如果指定了數據的VALID 時間，那么hold time 的requirement 是確定的，這樣能夠進行具體的分析；如果沒有確定，那么默認認為hold-time 的requirement 是0 。

3.OFFSET IN 舉例

Simple Example

Slack: -0.191ns (requirement - (data path - clock path - clock arrival + uncertainty))
Source: reset (PAD)
Destination: my_oddrA_ODDR_inst/FF0 (FF)
Destination Clock: clock0_ddr_bufg rising at 0.000ns
Requirement: 3.000ns
Data Path Delay: 2.784ns (Levels of Logic = 1)
Clock Path Delay: -0.168ns (Levels of Logic = 3)
Clock Uncertainty: 0.239ns

上面的例子首先告訴我們，OFFSET_IN約束是3ns，也就是說對于輸入數據在采樣時鐘沿前3ns有效。那么在觸發器上能否正確采樣取決于：觸發器采樣時鐘延遲了-0.168，故多提前了-0.168ns；data path delay是2.784，故數據延遲2.784；源、目的端時鐘關系為0，不變；不確定性帶來壞的影響，有

slack = 3 + （-0.168） -2.784 - 0.239 +0；

Phase-Shifted Example

Slack: 2.309ns (requirement - (data path - clock path - clock arrival + uncertainty))
Source: reset (PAD)
Destination: my_oddrA_ODDR_inst/FF0 (FF)
Destination Clock: clock90_bufg rising at 2.500ns
Requirement: 3.000ns
Data Path Delay: 2.784ns (Levels of Logic = 1)
Clock Path Delay: -0.168ns (Levels of Logic = 3)
Clock Uncertainty: 0.239ns

分析過程類似，不過我們注意到在定義的時候，相對值是clock，但是觸發器采樣的時鐘是clk90（Destination）。這也就意味著我們多了一個clock arrival time，這個值是2.5ns。其余和上面的例子是一樣的。

那么回到之前的式子Toffset_IN_BEFORE - (TData + TSetup - TClock) > 0 ；分析報告中的requirement 實際上就是Toffset_IN_BEFORE，data path包括了TData 和 TSetup，TClock實際上就是clock arrival 和clock path delay。這個式子是沒有考慮到clock uncertainty 的。

在結束這一節之前，還要提及一個很奇怪的，不知道為何要存在的概念。之前沒有特別說明，對于OFFSET IN約束來說，寫法大抵是

OFFSET = IN 3ns BEFORE clock;