對于接地層上方的緊鄰單端線路，例如推薦用于連接控制器與收發器的線路，相對訊號速度為56%。使用2ns ISL3159E上升時間可以計算出跡線長度最大為33mm。

收發器至電纜連接器的跡線長度可按照標準FR4襯底上跡線的相對訊號速度(亦即40%)來計算。在此情況下，計算得出的最大跡線長度為24mm。

圖2所示的避雷組件會使設計變得復雜。可以使用Field Solver軟件工具準確計算需要的跡線幾何尺寸。該軟件可計算特性阻抗、訊號速度、串擾和差分阻抗，并允許用戶評估幾乎任意幾何形狀。除了考慮第一級的項目，例如線寬、介電層厚度和介電常數，還可以考慮第二級的項目，如跡線厚度、阻焊層和跡線回蝕。

在PCB設計方面，為了將電磁干擾降到最低，至少需要采用四層。這些層應以圖3所示順序層迭，頂層為高速訊號層，然后是接地層和電源層，底層是控制訊號層。

圖3 建議的4層PCB結構。

將高速跡線布置于頂層的方案，有助于避免與添加通孔(vias)有關的額外復雜性和電感，同時使得從總線連接器到收發器總線端子，以及從收發器的高速單端數據線到節點控制器的互連更加整潔。

將固體(solid)接地層放在高速訊號層下面可建立傳輸線互連所需的可控阻抗，并為返回電流提供低電感路徑。將電源層放在接地層下可產生額外的高頻旁路電容。

將速度較低的控制(啟用)訊號放在底層可提供更大的靈活性。這些訊號鏈路通常具有針對間斷點(如通孔)的容限，而且這種分隔幾乎消除了來自高速數據跡線的串擾。

應遵循的六項一般指導原則： ˙使用盡可能小的訊號跡線通孔和連接器焊盤，將其對差分阻抗的影響降到最低； ˙使用固體電源層和接地層，以控制阻抗，并將收發器電源線路上的噪聲降到最低； ˙使RS-485連接器和收發器之間的跡線電長度盡可能短，將衰減和反射降到最小； ˙將大電容(如10μF)放在接近電源(如穩壓器)的位置，或者放在為PCB供電的位置； ˙將0.1μF和0.01μF去耦合電容放在收發器VCC接腳位置，以便為需要大電流來進行內部開關的IC提供局部電荷源； ˙如果需要通孔，可在連接Vcc、GND、去耦電容和TVS二極管至高速IC時使用多個通孔。

此外，以下關于纜線選擇、總線端接和管理短線的建議有助于從系統角度完成設計。

傳輸纜線

RS-485標準建議使用標稱特性阻抗Z0=120Ω非屏蔽雙絞線(UTP)。通常使用的纜線為Z0=120Ω的專用單對RS-485纜線，或具有四個訊號對和Z0=100Ω的五類線。

當在單對應用中使用CAT-5纜線時，應當在線纜兩端使用RT=100Ω的電阻對三個未使用的訊號對正確接地，這可防止來自未使用導線的噪聲進入數據對。

請注意，在選擇CAT-5纜線以外的多對纜線時，不能使用所謂的「無偏移纜線」，這種線是專為具有較低或零諧波含量的模擬訊號而設計。對數據訊號使用這種纜線會導致較大的串擾和數據誤差。

總線端接

因為RS-485標準允許使用兩個終端電阻(termination resistor)，所以高速數據線始終應在數據鏈路的兩端使用終端電阻RT。RT的值當與纜線的特性阻抗Z0或電路板上的可控阻抗傳輸線的阻抗匹配RT=Z0=100Ω。

存根(stub)長度
收發器與主數據纜線之間的連接(稱為存根)無需使其終止，以避免總線超載。另一方面，存根長度應盡可能短，以防止形成訊號反射。菊鏈(Daisy-chaining)纜線連接方法可以有效地減少從收發器到連接器的存根長度至PCB跡線長度，這可以使用上面的簡單公式，或使用用于節點設計的Field-Solver軟件來計算。

總結

在電路板和系統層面運用合理的設計原則，并使用在3.3V和5V電源下均提供高輸出驅動能力和最小偏移的收發器，可幫助設計工程師克服RS-485高速通訊鏈路的訊號劣化問題。