即使您的應用程序中不需要PWM輸出，您也可以將輸出與輸入對接起來，快速地測試和表征您的PWM輸入應用程序。利用LabVIEW FPGA，您可以使用一部分程序框圖寫入一個輸出電平到一條數字線路上，并通過另一部分程序框圖讀取該數字線路，而不需要與外部回路連接。

7. 多個PWM輸出

在需要多個PWM輸出的應用程序中，我們可以對簡單PWM輸出算法進行復制。但是，如果我們有很多的輸出信號，這種方法復制了大量的代碼，由于FPGA上空間的限制，效率很低。對于多個PWM輸出的應用，我們可以設計一個基于多線邏輯的實施方案。下面的程序顯示了如何使用一個循環更新8個PWM信號。8條線路都包含在一個數字端口中，而該端口作為一個整體進行更新。

我們使用可重配置板卡上的存儲器而不是使用前面板控件來存儲每個PWM信號的當前設置，具體可以通過LabVIEW FPGA模塊中的存儲器擴展通用程序實現。此通用程序允許我們訪問更大的內存塊，以及訪問內存為8-、 16-、或者 32-位的寄存器。使用板載內存來存儲PWM設置，極大地減少了該程序所需的FPGA空間量，特別是對額外的輸出通道使用多個端口時。在7831R可重配置I/O板卡的一個DIO連接器上，我們可以實施多達40路PWM輸出。

下圖中上方的循環是用來在上位機應用程序中與FPGA的可用內存進行通信，將PWM設置寫入到板卡中。每個PWM輸出使用兩個內存地址。第一個地址是用來存儲以微秒為單位的脈沖寬度；第二個是用來存儲脈沖間的暫停寬度，同樣是以微秒為單位。這兩個值加在一起表示脈沖周期。地址0和1代表第一個PWM輸出，地址2和3代表第二個PWM輸出，以此類推。

因為我們需要處理下方的循環中所有的PWM輸出信號，因此使用循環定時函數進行配置，以1微秒的間隔運行。我們將其編譯為按照FPGA的80MHz時鐘速率運行，因此需要在80個時鐘周期內完成我們所有的處理任務。

在主循環中，我們對狀態數組進行保持和更新，數組中存儲了每個PWM輸出（共計8個）的當前狀態和時間，一直到狀態發生下一次改變。在主（While）循環內的For循環是用來處理每個單獨的PWM輸出狀態。在主循環的每個周期中，我們遞減狀態數組中Next Edge的值，直到其達到0。在這種狀態的轉換下，將從用戶內存讀取接下來的脈沖或者暫停的長度，并且更新狀態數組。For循環也將每個PWM輸出的狀態整合為一個布爾數組，將其傳遞到移位寄存器中，并轉換為一個8位整數，用于更新數字端口。由于循環是微秒級定時的，該程序的分辨率是以1微秒為單位記錄PWM信號的脈沖和暫停周期。

如果在內存緩沖區的PWM設置未經初始化或者設置為0，則PWM線路的輸出將設置為低電平。

圖7：多路復用的PWM輸出

8. 特別注意事項

靠近PWM范圍兩端的值（接近0和1）可能導致很難解調PWM波形，因為它們產生的脈沖寬度極其微小。許多PWM輸入設備，包括本文中所述的產品，都有所能夠測量的最小和最大的PWM值。

在上述的LabVIEW FPGA PWM 輸入應用程序中，我們測量了PWM信號的連續邊沿間的時間間隔。由于FPGA本身及其內部時鐘的特性，以及個別的應用中的特殊性，都會限制所能測量的最小脈沖寬度。這種限制對于信號的高電平脈沖和低電平脈沖可能會有所變化。可測量的范圍是由這些最小脈沖寬度和PWM信號頻率（脈沖周期）決定的。

例如，如果在您實施的應用中，最小的可測量的脈沖寬度是5個 FPGA時鐘周期，而PWM頻率為5 kHz，則可測量的PWM值的范圍如下所示：

脈沖寬度：5 * ( 1 / 40MHz ) = 5 * 25ns = 125ns = 0.125us
脈沖周期：1 / 5kHz = 200us

最小PWM值：0.125us / 200 us = 0.000625 = 0.0625%
最大PWM值：1 - 0.000625 = 0.999375 = 99.9375%

（us=微秒）

具體的可測量PWM范圍依賴于所實施的應用程序和FPGA時鐘速率。因此，確保開發人員知道這些限制，并根據應用程序的需求設計代碼，這一點非常重要。

對于PWM輸入，當內部的定時器達到其最大值后回零，則會存在另外一個邊界條件。在這種情況下，可能導致某一個循環中的脈沖持續時間和周期的計算出現錯誤。這個錯誤可以使用一些額外的編程消除，具體可以檢查連續的定時值以確定翻轉條件，并且暫不更新測量值。

9. 結論

LabVIEW FPGA與可重配置I / O板卡為設計優化適用于每個特定應用的PWM輸入和輸出功能提供廣泛的靈活性。無論是側重于極端的測量范圍，還是側重易于使用、多路復用輸入或者運行并行通道，開發者都可以進行自定義設計，實現最佳性能。將PWM接口與其它信號類型和測量類型相結合，同時，使用內部和外部定時和觸發信號將PWM測量同步，可以進一步擴展這些基本模塊的應用范圍和功能。