增量光電編碼器基本波形和電路
?
采用旋轉(zhuǎn)式光電編碼器，把它的轉(zhuǎn)軸與重力測(cè)量?jī)x中補(bǔ)償旋鈕軸相連。重力測(cè)量?jī)x中補(bǔ)償旋鈕的角位移
2009-09-26 17:28:45
5680 最近進(jìn)行了一款燈具的設(shè)計(jì)，利用了WEBENCH的波形仿真的強(qiáng)大功能，真對(duì)性的運(yùn)用仿真設(shè)計(jì)，其實(shí)實(shí)際設(shè)計(jì)時(shí)用的仿真波形比較多，進(jìn)行的各種軟件對(duì)比和方案篩選也比較多，進(jìn)行的波形仿真的數(shù)據(jù)對(duì)比也較多，今天
2018-04-02 09:18:138214 
我在用VHDL寫(xiě)TESTBENCH進(jìn)行仿真時(shí)，出現(xiàn)了一個(gè)錯(cuò)誤，說(shuō)不能打開(kāi)設(shè)計(jì)工程中一個(gè)后綴為 ”rdb“的文件，而且最終modelsim出來(lái)的波形也不對(duì)，求教高手，這是怎么回事，該怎么改
2013-12-07 10:56:17
VHDL特點(diǎn)是什么VHDL語(yǔ)言在EDA仿真中的應(yīng)用
2021-04-29 06:01:15
使用。書(shū)中還附有大量程序設(shè)計(jì)和實(shí)驗(yàn)、實(shí)踐方面的習(xí)題。本書(shū)可作為高等院校的電子工程、通信、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用技術(shù)、電子對(duì)抗、儀器儀表、數(shù)字信號(hào)處理、圖像處理等學(xué)科領(lǐng)域和專(zhuān)業(yè)的高年級(jí)本科生或研究生的VHDL
2008-06-04 10:31:29
DAP仿真器 BURNER
2023-03-28 13:06:20
DDR SDRAM參考設(shè)計(jì)VHDL版(有詳細(xì)的文檔,仿真綜合文件)File/Directory Description
2012-08-11 09:33:30
本文以戰(zhàn)術(shù)軍用通信系統(tǒng)的首選碼RS（31，15）碼為例，對(duì)生成多項(xiàng)式進(jìn)行了優(yōu)化，并采用查表法的原理極大地提高了編碼器運(yùn)算數(shù)據(jù)的能力，縮短了運(yùn)算周期，最終利用VHDL語(yǔ)言編譯，在FPGA中實(shí)現(xiàn)，得到了正確的RS編譯碼。
2021-05-06 09:27:33
嗨，大家好，我遇到的問(wèn)題如下：我在vivaldo webpack中運(yùn)行vhdl模擬。當(dāng)運(yùn)行模擬對(duì)話(huà)框彈出時(shí)，仿真似乎已啟動(dòng)并運(yùn)行。但是，運(yùn)行模擬會(huì)顯示當(dāng)前時(shí)間：0fs并且不顯示波形。感謝幫助。謝謝
2020-04-07 14:42:53
我有一些VHDL 編寫(xiě)的程序請(qǐng)問(wèn)如何對(duì)他們進(jìn)行軟件仿真 要求出波形。
2010-05-07 09:36:22
一個(gè)四分頻設(shè)計(jì)VHDL文件編譯成功了，在進(jìn)行波形仿真時(shí)報(bào)錯(cuò)怎么回事？版本是quartus II 15.0網(wǎng)上說(shuō)要編譯鏈接庫(kù)，我也編譯了，還是報(bào)錯(cuò)。新手求指教?。?！
2019-04-19 16:54:34
所示。圖22 八種編碼波形總結(jié)1） 運(yùn)用VHDL編寫(xiě)以上八種編碼是可行的。2） 經(jīng)過(guò)觀察各模塊的仿真波形，符合各個(gè)編碼的特性。3） 通過(guò)整體程序的調(diào)試仿真，并在FPGA上實(shí)現(xiàn)了波形的鍵選。
2015-01-29 14:11:42
本帖最后由 eehome 于 2013-1-5 10:03 編輯
電子時(shí)鐘VHDL程序與仿真1. 10進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真（1）10進(jìn)制計(jì)數(shù)器VHDL程序--文件名：counter10.vhd
2012-03-05 15:13:19
本帖最后由 eehome 于 2013-1-5 09:56 編輯
自動(dòng)售貨機(jī)VHDL程序與仿真（1）自動(dòng)售貨機(jī)VHDL程序如下：--文件名：pl_auto1.vhd。--功能：貨物信息存儲(chǔ)
2012-03-05 15:03:26
寫(xiě)了很多VHDL文件和testbench文件，在仿真時(shí)信號(hào)的值總是U，請(qǐng)問(wèn)有誰(shuí)遇到過(guò)這種問(wèn)題么，怎樣解決，謝謝各位大牛！
2017-09-29 17:20:08
基于VHDL語(yǔ)言含秒表數(shù)字鐘仿真和引腳設(shè)置
2012-05-22 23:13:33
導(dǎo)讀：采用LabVIEW軟件對(duì)應(yīng)用于無(wú)線(xiàn)信道中的4PSK的數(shù)字通信方式和主要通信過(guò)程的實(shí)際情況進(jìn)行計(jì)算機(jī)模擬仿真。主要通信過(guò)程為抽樣、量化、編碼、調(diào)制解調(diào)、糾錯(cuò)編碼等，并給出了幾種調(diào)制解調(diào)的主要特性
2015-01-14 11:02:49
，分別是：Simulator Behavioral Model（功能仿真）、Simulator Post-translate VHDL Model（翻譯后仿真）、Simulator Post-Map
2017-11-28 11:19:34
我有一個(gè)關(guān)于使用spi flash配置Spartan 6的快速問(wèn)題。根據(jù)spartan 6數(shù)據(jù)表，fpga可以使用典型的行業(yè)標(biāo)準(zhǔn)spi flash進(jìn)行配置。我是否必須對(duì)任何vhdl模塊進(jìn)行編碼以
2019-05-24 13:10:08
VHDL編碼中面積優(yōu)化常見(jiàn)問(wèn)題是什么？
2021-05-06 08:20:54
大家好，您如何定義VHDL設(shè)計(jì)的功能仿真？謝謝你的幫助！
2020-04-23 10:06:36
高速DAP仿真器 BURNER
2023-03-28 13:06:20
2打兩拍systemverilog與VHDL編碼1 本章目錄1）FPGA簡(jiǎn)介2）SystemVerilog簡(jiǎn)介3）VHDL簡(jiǎn)介4）打兩拍verilog編碼5）打兩拍VHDL編碼6）結(jié)束語(yǔ)2 FPGA
2021-07-26 06:19:28
TEXTIO 在VHDL 仿真與磁盤(pán)文件之間架起了橋梁，使用文本文件擴(kuò)展VHDL 的仿真功能。本文介紹TEXTIO 程序包，以一個(gè)加法器實(shí)例說(shuō)明TEXTIO 的使用方法，最后使用ModelSim對(duì)設(shè)計(jì)進(jìn)行仿真，
2009-04-15 10:37:26
35 漢明糾錯(cuò)嗎編碼器實(shí)例（VHDL源代碼）:
2009-05-27 10:11:1543 剖析硬件描述語(yǔ)言VHDL-AMS 的新特性。通過(guò)對(duì)A/D 轉(zhuǎn)換器和D/A 轉(zhuǎn)換器進(jìn)行建模和仿真分析可以看出，VHDL-AMS 突破了VHDL 只能設(shè)計(jì)數(shù)字電路的限制，使得VHDL 可以應(yīng)用于模擬以及混合信
2009-07-08 09:49:2322 本文介紹了可編程邏輯器件（PLD）在雙音多頻信號(hào)的PCM 編碼中的應(yīng)用。從雙音多頻信號(hào)的PCM 編碼到PCM 編碼信號(hào)的輸出，利用CPLD、硬件描述語(yǔ)言VHDL 及MATLAB 來(lái)實(shí)現(xiàn)整個(gè)功能，仿真
2009-08-14 11:40:1844 VHDL 包含的語(yǔ)句非常豐富,不同的描述可以實(shí)現(xiàn)同樣功能的電路，但可能在對(duì)資源的利用率上存在差異。根據(jù)應(yīng)用MaxplusⅡ軟件進(jìn)行VHDL 語(yǔ)言代碼編寫(xiě)的經(jīng)驗(yàn)，結(jié)合相應(yīng)實(shí)例，闡述
2009-08-19 11:18:4828 基于公共數(shù)據(jù)結(jié)構(gòu)的EDA仿真波形分析技術(shù):現(xiàn)有的EDA仿真工具缺乏對(duì)仿真數(shù)據(jù)的分析處理功能，影響了仿真分析的效率。本文提出一種基于公共波形數(shù)據(jù)結(jié)構(gòu)的仿真波形自動(dòng)分析技
2009-10-23 16:49:5121 電基于公共數(shù)據(jù)結(jié)構(gòu)的EDA仿真波形分析技術(shù)
摘要： 現(xiàn)有的EDA仿真工具缺乏對(duì)仿真數(shù)據(jù)的分析處理功能，影響了仿真分析的效率。本文提出一種基于公共波形數(shù)
2009-12-07 13:54:1612 給出了一個(gè)利用格雷碼對(duì)地址編碼的羿步FIFO 的實(shí)現(xiàn)方法，并給出了VHDL 程序，以解決異步讀寫(xiě)時(shí)鐘引起的問(wèn)題。
2010-07-16 15:15:4226 依據(jù)VHDL程序設(shè)計(jì)出針對(duì)現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）的脈沖編碼調(diào)制（PCM）碼解調(diào)電路。解調(diào)數(shù)據(jù)過(guò)程分為位同步、字節(jié)同步、幀同步和串并轉(zhuǎn)換，并對(duì)相關(guān)程序模塊進(jìn)行仿真。通過(guò)調(diào)
2010-12-21 10:12:3675 多功能波形發(fā)生器VHDL程序與仿真
--文件名：mine4.vhd。
--功能：實(shí)現(xiàn)4種常見(jiàn)波形正弦、三角、鋸齒、方波（A、B）的頻率、幅
2008-06-27 10:43:392628 出租車(chē)計(jì)價(jià)器VHDL程序與仿真
--文件名：taxi.hd。--功能：出租車(chē)計(jì)價(jià)器。--最后修
2008-06-27 10:49:292231 
LCD控制VHDL程序與仿真 1. FPGA驅(qū)動(dòng)LCD顯示中文字符“年”程序--文件名：lcd_driver.vhd。--功能：FGAD驅(qū)動(dòng)LCD顯示中文字符“年”。--最后修改日期：2004.3.24。
2008-06-27 11:20:031545 LED控制VHDL程序與仿真分別介紹采用FPGA對(duì)LED進(jìn)行靜態(tài)和動(dòng)態(tài)顯示的數(shù)字時(shí)鐘控制程序。1. 例1：FPGA驅(qū)動(dòng)LED靜態(tài)顯示--文件名：decoder.vhd。--功能：譯碼輸出
2008-06-27 11:20:401418
編碼波形檢測(cè)器電路圖
2009-06-10 10:07:431923 
摘 要： 串行通信是實(shí)現(xiàn)遠(yuǎn)程測(cè)控的重要手段。采用VHDL語(yǔ)言在CPLD上實(shí)現(xiàn)了串行通信，完全可以脫離單片機(jī)使用。
關(guān)鍵詞：
2009-06-20 12:43:50570 
用VHDL設(shè)計(jì)專(zhuān)用串行通信芯片
一種專(zhuān)用串行同步通信芯片（該芯片內(nèi)部結(jié)構(gòu)和操作方式以INS8250為參考）的VHDL設(shè)計(jì)及CPLD實(shí)現(xiàn)，著重介紹了用VHDL及CPLD設(shè)計(jì)專(zhuān)用通信芯片的
2009-10-12 19:07:481701 
增量光電編碼器基本波形和電路圖
增量編碼器是以脈沖形式輸出的傳感器，其碼盤(pán)比絕對(duì)編碼器碼盤(pán)要簡(jiǎn)單得多
2009-10-29 22:55:062244 
基于VHDL語(yǔ)言的按鍵消抖電路設(shè)計(jì)及仿真
按鍵開(kāi)關(guān)是電子設(shè)備實(shí)現(xiàn)人機(jī)對(duì)話(huà)的重要器件之一。由于大部分按鍵是機(jī)械觸點(diǎn)，在觸點(diǎn)閉合和斷開(kāi)時(shí)都會(huì)產(chǎn)生抖動(dòng)。為避免
2010-01-04 10:39:135588 
基于VHDL的4PSK的設(shè)計(jì)與實(shí)現(xiàn)
1 引言
實(shí)際通信中的許多信道都不能直接傳送基帶信號(hào)，必須使用基帶信號(hào)控制載波波形的某些參量，使得這些參量隨基帶信
2010-02-26 13:23:142586 
文章在MAX+PLUS II 開(kāi)發(fā)環(huán)境下采用VHDL 語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)了電表抄表器討論了系統(tǒng)的四個(gè)組成模塊的設(shè)計(jì)和VHDL 的實(shí)現(xiàn)每個(gè)模塊采用RTL 級(jí)描述整體的生成采用圖形輸入法通過(guò)波形仿真下載芯
2011-09-23 17:56:1140 本文主要分析了QuartusⅡ的特點(diǎn)和虛擬仿真軟件的優(yōu)越性，以交通燈控制系統(tǒng)為例，介紹了在虛擬仿真軟件Multisim平臺(tái)上使用VHDL硬件描述語(yǔ)言進(jìn)行程序編寫(xiě)、電路建模和仿真的方法。
2012-10-25 14:58:319562 
文中著重介紹了一種基于FPGA利用VHDL硬件描述語(yǔ)言的數(shù)字秒表設(shè)計(jì)方法，在設(shè)計(jì)過(guò)程中使用基于VHDL的EDA工具M(jìn)odelSim對(duì)各個(gè)模塊仿真驗(yàn)證，并給出了完整的源程序和仿真結(jié)果。
2012-12-25 11:19:246071 文中詳細(xì)介紹了QPSK技術(shù)的工作原理和QPSK調(diào)制、解調(diào)的系統(tǒng)設(shè)計(jì)方案，并通過(guò)VHDL語(yǔ)言編寫(xiě)調(diào)制解調(diào)程序和QuartusII軟件建模對(duì)程序進(jìn)行仿真，通過(guò)引腳鎖定，下載程序到FPGA芯片EP1K30TC144
2013-06-08 17:47:1991 基于vhdl的DDS設(shè)計(jì)
簡(jiǎn)單的波形發(fā)生器
可以產(chǎn)生正弦波，方波，三角波，鋸齒波
2016-01-12 17:55:0230 系統(tǒng)地介紹了通信原理MATLAB仿真的基本思想與方法，重點(diǎn)討論了MATLAB對(duì)常見(jiàn)信號(hào)與
線(xiàn)性系統(tǒng)、模擬調(diào)制、模擬信號(hào)的數(shù)字傳輸、數(shù)字信號(hào)的基帶傳輸、數(shù)字信號(hào)的頻帶傳輸、信道容量和編碼以及擴(kuò)頻通信系統(tǒng)的仿真算法、流程與程序編制的思路過(guò)程。
2016-03-31 17:09:397 系統(tǒng)地介紹了通信原理MATLAB仿真的基本思想與方法，重點(diǎn)討論了MATLAB對(duì)常見(jiàn)信號(hào)與
線(xiàn)性系統(tǒng)、模擬調(diào)制、模擬信號(hào)的數(shù)字傳輸、數(shù)字信號(hào)的基帶傳輸、數(shù)字信號(hào)的頻帶傳輸、信道容量和編碼以及擴(kuò)頻通信系統(tǒng)的仿真算法、流程與程序編制的思路過(guò)程。
2016-03-31 17:17:556 DSP之 FSK調(diào)制與解調(diào)VHDL程序及仿真教程，很好的DSP自學(xué)資料，快來(lái)學(xué)習(xí)吧。
2016-04-15 17:37:3512 DSP之 PSK調(diào)制與解調(diào)VHDL程序及仿真教程，很好的DSP自學(xué)資料，快來(lái)學(xué)習(xí)吧。
2016-04-15 17:42:4115 DSP之MASK調(diào)制VHDL程序及仿真，很好的DSP自學(xué)資料，快來(lái)學(xué)習(xí)吧。
2016-04-15 17:42:4116 DSP之MPSK調(diào)制與解調(diào)VHDL程序與仿真，很好的DSP自學(xué)資料，快來(lái)學(xué)習(xí)吧。
2016-04-15 17:42:414 VHDL波形發(fā)生器程序，感興趣的小伙伴們可以瞧一瞧。
2016-11-11 17:17:123 用VHDL設(shè)計(jì)專(zhuān)用串行通信芯片，下來(lái)看看。
2016-12-20 18:02:5010 SPWM波形protues仿真程序 51單片機(jī)SPWM波形產(chǎn)生代碼 protues仿真
2017-01-14 22:32:46273 在編寫(xiě)verilog模塊后，很重要的一部分就是對(duì)所編寫(xiě)的模塊進(jìn)行仿真。而在仿真過(guò)程中，很重要的一部分就是觀察波形。
2017-09-15 17:40:4313 文章給出了一種偵測(cè)紅外線(xiàn)編碼波形的方法，由單片機(jī)AT89C2051作為前端檢測(cè)處理器，通過(guò)串行口和通用微機(jī)進(jìn)行通信，由微機(jī)對(duì)編碼波形進(jìn)行顯示、分析、存儲(chǔ)，構(gòu)成功能可由軟件擴(kuò)充的紅外線(xiàn)編碼波形的偵測(cè)
2017-11-18 11:13:1010 在數(shù)字電路設(shè)計(jì)中（Verilog or VHDL），ModelSim是常用的仿真工具。當(dāng)我們仿真大型的工程時(shí)，往往需要保留仿真波形，以便分析和以后查看。這就需要學(xué)習(xí)在ModelSim里面如何保存仿真波形及調(diào)用波形。
2017-11-24 11:13:2415022 saber仿真電路最主要的就是看電路某些點(diǎn)的電壓電流波形，當(dāng)仿真后，得到波形了，波形如何處理才更好得分析電路呢？下面介紹下。
2017-12-08 11:37:4622521 
將基于VHDL的HDB3編碼用在光纖通信系統(tǒng)中作為誤碼儀測(cè)試誤碼的HDB3轉(zhuǎn)換器，能滿(mǎn)足實(shí)際測(cè)試的需要。且運(yùn)用基于VHDL的可編程芯片開(kāi)發(fā)技術(shù)將相關(guān)的信號(hào)處理電路進(jìn)行硬件描述，并用CPLD／FPGA
2018-02-08 04:38:0012528 
本文介紹VHDL-AMS的新概念和新特性。通過(guò)對(duì)PID控制原理進(jìn)行數(shù)學(xué)分析，建立PID控制器的數(shù)學(xué)模型，實(shí)現(xiàn)PID控制器的VHDL-AMS行為級(jí)建模，并進(jìn)行仿真分析。
2018-11-14 08:03:002732 
使用仿真設(shè)置窗口來(lái)運(yùn)行六種仿真，可以根據(jù)需要來(lái)改變一系列仿真設(shè)置并可以查看仿真完成后的波形。
2018-10-10 03:03:003624 復(fù)習(xí)編碼器的原理，掌握編碼器的設(shè)計(jì)實(shí)現(xiàn)方法，設(shè)計(jì)實(shí)現(xiàn)數(shù)字系統(tǒng)設(shè)計(jì)中常用的8線(xiàn)-3線(xiàn)優(yōu)先編碼器，逐步學(xué)會(huì)熟練運(yùn)用MAX+PLUSⅡ或Quartus II軟件，熟悉EDA的VHDL程序設(shè)計(jì)方法、學(xué)習(xí)掌握
2019-01-29 17:20:4929 以函數(shù)信號(hào)發(fā)生器的功能為設(shè)計(jì)對(duì)象，運(yùn)用EDA技術(shù)的設(shè)計(jì)方法，進(jìn)行各種波形的輸入設(shè)計(jì)、設(shè)計(jì)處理，項(xiàng)目校驗(yàn)和器件編程。在VHDL語(yǔ)言的編寫(xiě)中按照行為描述，寄存器傳輸描述，實(shí)現(xiàn)了兒種波形的軟件設(shè)計(jì)和具體
2019-05-24 14:19:403 本文檔的主要內(nèi)容詳細(xì)介紹的是使用VHDL語(yǔ)言設(shè)計(jì)比較器與實(shí)時(shí)仿真的資料合集免費(fèi)下載。
2019-06-03 08:00:000 在VHDL程序中，實(shí)體（ENTITY）和結(jié)構(gòu)體（ARCHITECTURE）這兩個(gè)基本結(jié)構(gòu)是必須的，他們可以構(gòu)成最簡(jiǎn)單的VHDL程序。通常，最簡(jiǎn)單的VHDL程序結(jié)構(gòu)中還包含另一個(gè)最重要的部分，即庫(kù)（LIBRARY）和程序包（PACKAGE）。
2020-04-23 15:43:384224 本文檔的主要內(nèi)容詳細(xì)介紹的是FSK的調(diào)制與解調(diào)的VHDL程序和仿真說(shuō)明。
2020-12-18 16:44:0023 本文檔的主要內(nèi)容詳細(xì)介紹的是CPSK調(diào)制的VHDL程序和仿真資料免費(fèi)下載。
2020-12-18 16:44:168 本文檔的主要內(nèi)容詳細(xì)介紹的是4個(gè)URAT VHDL程序與仿真的資料合集包括了：1. 頂層程序與仿真，2. 波特率發(fā)生器程序與仿真，3. UART發(fā)送器程序與仿真，4. UART接收器程序與仿真。
2020-12-18 16:44:176 本文檔的主要內(nèi)容詳細(xì)介紹的是電梯控制系統(tǒng)的VHDL程序與仿真免費(fèi)下載。
2020-12-18 16:46:0032 本文檔的主要內(nèi)容詳細(xì)介紹的是使用FPGA實(shí)現(xiàn)自動(dòng)售貨機(jī)的VHDL程序與仿真資料。
2020-12-21 17:10:0023 本文檔的主要內(nèi)容詳細(xì)介紹的是使用FPGA實(shí)現(xiàn)LCD控制的VHDL程序與仿真資料免費(fèi)下載。
2021-01-18 17:19:0810 本文檔的主要內(nèi)容詳細(xì)介紹的是使用FPGA實(shí)現(xiàn)LED控制的VHDL程序與仿真資料免費(fèi)下載。
2021-01-18 17:32:4612 本文檔的主要內(nèi)容詳細(xì)介紹的是TLC5510的VHDL程序與仿真資料免費(fèi)下載。
2021-01-19 14:00:0813 本文檔的主要內(nèi)容詳細(xì)介紹的是DAC0832接口電路的VHDL程序與仿真免費(fèi)下載。
2021-01-19 14:00:007 本文檔的主要內(nèi)容詳細(xì)介紹的是TLC7524接口電路的VHDL程序與仿真免費(fèi)下載。
2021-01-19 14:00:104 本文檔的主要內(nèi)容詳細(xì)介紹的是URAT VHDL的程序與仿真詳細(xì)資料說(shuō)明。
2021-01-19 14:00:1411 本文檔的主要內(nèi)容詳細(xì)介紹的是電子時(shí)鐘VHDL的程序與仿真資料免費(fèi)下載。
2021-01-20 13:44:1435 本文檔的主要內(nèi)容詳細(xì)介紹的是電梯控制器的VHDL程序與仿真資料合集免費(fèi)下載。
2021-01-20 13:44:1111 本文檔的主要內(nèi)容詳細(xì)介紹的是自動(dòng)售貨機(jī)的VHDL程序與仿真資料免費(fèi)下載
2021-01-20 14:26:0016 本文檔的主要內(nèi)容詳細(xì)介紹的是多功能波形發(fā)生器的VHDL程序與仿真資料免費(fèi)下載。
2021-01-20 14:26:008 前面已經(jīng)講述了VHDL語(yǔ)法和建模，VHDL程序作為硬件的描述語(yǔ)言，可以實(shí)現(xiàn)仿真測(cè)試，包括RTL門(mén)級(jí)仿真和布線(xiàn)布局后仿真。通過(guò)仿真，可以很容易驗(yàn)證VHDL程序以及其描述硬件的正確性。本章將講述如何建立VHDL程序的仿真模型和平臺(tái)，以及ⅤHDL語(yǔ)言的具體仿真過(guò)程
2021-01-20 17:03:5414 VHDL與Verilog硬件描述語(yǔ)言在數(shù)字電路的設(shè)計(jì)中使用的非常普遍，無(wú)論是哪種語(yǔ)言，仿真都是必不可少的。而且隨著設(shè)計(jì)復(fù)雜度的提高，仿真工具的重要性就越來(lái)越凸顯出來(lái)。在一些
2021-08-04 14:16:443307 基于Simcenter Flotherm BCI-ROM技術(shù)，Simcenter Flotherm可以進(jìn)行3D電子產(chǎn)品以VHDL-AMS格式進(jìn)行電熱聯(lián)合仿真，同時(shí)電子產(chǎn)品數(shù)學(xué)熱模型可轉(zhuǎn)化為FMU格式
2021-08-13 09:25:591833 Modelsim使用技巧—波形白底黑線(xiàn)設(shè)置 在發(fā)表期刊或者論文時(shí)，我們需要夾帶modelsim的仿真波形在我們的論文里，在modelsim默認(rèn)模式下的波形一般是黑底綠線(xiàn)白字，如圖1所示。打印出來(lái)幾乎
2021-08-26 11:23:123451 基于Systemview的脈沖編碼調(diào)制系統(tǒng)仿真(測(cè)試測(cè)量?jī)x器設(shè)備)-該文檔為基于Systemview的脈沖編碼調(diào)制系統(tǒng)仿真講解文檔，是一份不錯(cuò)的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，，，
2021-09-30 12:14:1014 基于單片機(jī)四種波形發(fā)生器仿真設(shè)計(jì)-畢設(shè)課設(shè)
2021-11-22 18:51:0745 增量編碼器的A/B輸出的波形一般有兩種，一種是有陡直上升沿和陡直下降沿的方波信號(hào)，一種是緩慢上升與下降，波形類(lèi)似正弦曲線(xiàn)的Sin/Cos曲線(xiàn)波形信號(hào)輸出，A與B相差1/4T周期90度相位，如果A是類(lèi)正弦Sin曲線(xiàn)，那B就是類(lèi)余弦Cos曲線(xiàn)。
2022-10-09 14:32:422240 目前市面上能支持HDL語(yǔ)言聯(lián)合仿真的電源仿真軟件并不多，能支持VHDL聯(lián)合仿真的就更少了，PSIM軟件支持VHDL及verilogHDL聯(lián)合仿真，這樣對(duì)于快速驗(yàn)證HDL實(shí)現(xiàn)的新想法是十分便捷的。
2023-05-23 11:38:101714 
下的matlab仿真（1） 大學(xué)畢業(yè)設(shè)計(jì)一席談之三十 級(jí)聯(lián)編碼方式下的matlab仿真（2） 大學(xué)畢業(yè)設(shè)計(jì)一席談之三十 級(jí)聯(lián)編碼方式下的mat ? lab仿真（3）測(cè)試卷積交織 大學(xué)畢業(yè)設(shè)計(jì)一席談之九 多種編碼方式的通信系統(tǒng)仿真(4) RS碼仿真 大學(xué)畢業(yè)設(shè)計(jì)一席談之
2023-05-25 17:55:01326 
使用VCS仿真Vivado里面的IP核時(shí)，如果Vivado的IP核的仿真文件只有VHDL時(shí)，仿真將變得有些困難，VCS不能直接仿真VHDL
2023-06-06 11:15:351328 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論