一文詳解二極管在ESD防護中的應用

本文分析，器件結構參數對其ESD性能的影響。

圖一.Polysilicon-Bound diode結構參數示意圖。該二極管的主要器件參數有：Ld陰陽極有源區長度，Lg柵極長度，器件寬度W，Finger數目。

直流特性：

圖二.Polysilicon-Bound diode的DC特性。所圖所示為Polysilicon-Bound diode在不同參數下的直流I-V特性。L表示器件寬度（這里的L就是下文的W），d表示柵極長度（與下文的Lg一致）。從直流特性上看，Total W越大，器件正向導通的Ron越低。

ESD瞬態特性：

圖三.Ld參數對性能的影響。從圖中可以看出參數Ld對器件在VF-TLP下的過沖電壓和開啟時間影響都不大。該參數并不決定P/N結接觸面處的電場分布。

圖四。寬度W參數對性能的影響。從圖中可以看出不同寬度的二極管瞬態I-V特性。寬度越大，電場縱向分布越均勻，過沖電壓越低。

圖五.finger數目對性能的影響。增加finger數目與增加器件寬度的機理相似，但是因為電流的趨膚效應，增加finger數目能提高器件的開啟均勻性。無論MOS，SCR，diode適當的增加finger也能適當提升ESD性能。

圖六.Lg對性能的影響。Lg（同上文的參數d）的長度決定了P-WeLL的調制串聯電阻。Lg越大，P-WeLL的長度越大，P-WeLL的阱電阻越大，面對ESD的過沖電壓越高，開啟電阻Ron也隨之增大。同時載流子的穿透深度越大，其壽命越長，從而造成二極管的開啟時間也隨之增大。針對不同長度Lg的VF-TLP和TLP結果表明，Lg越大，VF-TLP的Ron越大，CDM防護性能大幅下降。而其對TLP影響不大。

圖七。柵極連接對VF-TLP的影響。如圖所示為柵極不同連接對VF-TLP的影響，柵極浮空的CDM防護性能最優，而直流性能差距不大。將DC特性與ESD瞬態特性進行對比后，增加器件寬度與finger數目能有效提升其直流與ESD性能。減少柵極長度，能有效改善CDM性能，對HBM和DC特性影響不大。將柵極浮空能有效提升CDM性能，對直流性能影響不大。

寄生二極管

凡是器件中存在PN結，那么就會存在寄生二極管。此外CMOS工藝普遍采用反偏PN結進行器件隔離，所以寄生二極管在IC中較為常見。就拿MOS舉例，NMOS的源漏與阱，PMOS的源漏與阱都是寄生二極管。雖然寄生二極管與常規二極管的核心都是PN結，但是寄生二極管與正常二極管不論是DC直流特性還是ESD瞬態特性都會有一定區別：一。開啟電壓寄生二極管的開啟電壓普遍高于正常二極管，該差距主要與器件結構有關。二。開啟電阻寄生二極管的開啟電阻也普遍高于正常二極管，寄生二極管陰陽極一般都會有較大的阱電阻，導致其開啟電阻也較高。三。反向特性寄生二極管的反向特性普遍異于正常二極管，寄生二極管的反向特性一般會帶來導電機制的改變，如GGNMOS，SCR，Bipolar等。

寄生二極管的ESD應用

寄生二極管的ESD情況較為復雜，一方面某些器件中的寄生二極管會參與ESD泄放，另一方面有些器件又極力避免寄生二極管參與ESD泄放。這主要是出于器件自身魯棒性的考慮。像SCR，GCNMOS等器件都避免器件中的寄生二極管參與ESD。SCR中寄生二極管屬于線性緩變結，寄生二極管的陽極為P-WeLL，陰極為N-WeLL，該PN結的空間電荷區較大，SCR如果承受反向ESD電流會有失效風險。除此之外GGNLDMOS因為有漂移區的存在，導通電阻較大，某些fab也不建議其承受ESD。

圖八.SCR寄生二極管示意圖。而GCNMOS也是同樣的情況，因為GCNMOS的工作原理是讓ESD通過溝道進行泄放，所以其不會像GGNMOS那樣強調寄生三極管的魯棒性，所以GCNMOS中的寄生二極管承受ESD電流會有一定風險，如果GCNMOS做為Power Clamp，有些設計會在GND與VDD間加一個二極管。（內部核心電路的NMOS中的寄生二極管不能承受由GND到Output端的負向ESD也是如此，其器件魯棒性較差，不能承受ESD電流的沖擊。）而GGNMOS，三極管等器件，因為其本身就是通過寄生器件實現ESD泄放，所以允許其寄生二極管參與ESD泄放。比如GGNMOS會拉寬Drain端，并做SAB層，提高器件的魯棒性。而三極管本身就是電流驅動器件，其寄生二極管也允許進行ESD泄放。但是“兵無常勢，水無常形”。只要ESD器件設計合理，利用寄生二極管參與ESD泄放，提高器件利用率，降低面積也是可行的設計方法。

ESD二極管與普通二極管的區別

雖然工作原理是一樣的，但是相較于常規二極管器件，ESD-diode更看重過電流能力，寄生電容，開啟電阻等參數。所以這兩者在版圖上還是有所區別。

圖九。常規二極管版圖。如圖所示，有些fab廠提供的常規二極管的標準單元其陰極有源區并不會完全包裹陽極?；蛘哂性磪^寬度較小，或者陰極不會全部覆蓋金屬。從ESD的角度上說這種設計存在弊端，首先陰極（陽極）如果不能完全包裹陽極（陰極），那么電流分布不均，總會有一個方向ESD電流會產生渦流，會有器件損害風險。有源區過窄或者金屬，通孔密度過低會限制過電流能力，增加ESD失效風險。（同時要兼顧Latch-up風險）ESD器件最好通過頂金從PAD處過電流。