2020 年，大規(guī)模物聯(lián)網(wǎng)技術(shù) NB-IoT 和 Cat-M 繼續(xù)在全球部署。到 2020 年底，大規(guī)模物聯(lián)網(wǎng)應(yīng)用的數(shù)量將達(dá)到約 1 億。根據(jù) Ericsson 預(yù)估，到 2025 年底，NB-IoT 和 Cat-M 將占所有蜂窩物聯(lián)網(wǎng)連接的 52%。

物聯(lián)網(wǎng)應(yīng)用設(shè)計考慮因素
為了在市場上獲得更廣泛采用，物聯(lián)網(wǎng)應(yīng)用必須滿足各種設(shè)計考慮因素，例如低成本、低功耗和運算效率。尤其對于電池供電的設(shè)備（例如智能音箱和智能電表）而言，除了豐富的物聯(lián)網(wǎng)功能和易于使用的人機(jī)接口，電池壽命也成為產(chǎn)品成功與否的關(guān)鍵，因此低功耗因素變得越來越重要。為了延長電池壽命，除了使用低功耗 MCU，還應(yīng)考慮其他低功耗的周邊組件。

許多移動設(shè)備采用圖 1 中的相似架構(gòu)，如平板電腦或智能手表等。Wi-Fi/BT 和移動網(wǎng)絡(luò)模塊負(fù)責(zé)通信。傳感器（如觸摸面板）專用于收集外部信息，并將信息轉(zhuǎn)發(fā)給應(yīng)用處理器。NOR/NAND 負(fù)責(zé)存儲程序代碼/數(shù)據(jù)，而 DRAM 則用于暫時性的處理。

目前，許多 MCU 供貨商正在開發(fā)效能更高、功耗更低的新一代 MCU，以滿足市場需求。但從整體系統(tǒng)設(shè)計的角度來看，與 MCU 搭配使用的 DRAM 也需要有新的選擇，以提供比現(xiàn)有 SDRAM、低功耗 SDRAM 和 CRAM/PSRAM 更佳的優(yōu)勢。因為這些現(xiàn)有的 DRAM 標(biāo)準(zhǔn)定義過于陳舊，已無法跟上最新技術(shù)發(fā)展（詳情請參照表1）。

支持 HyperBus^TM 接口的 HyperRAM^TM 是能滿足市場需求的最新技術(shù)解決方案。HyperBus^TM 技術(shù)由 Cypress 于 2014 年首次發(fā)布，并于 2015 年推出其首款 HyperRAM^TM 產(chǎn)品。考慮到市場發(fā)展需要，華邦電子決定加入 HyperRAM^TM 陣營，并推出 32Mb/64Mb/128Mb 容量的產(chǎn)品，進(jìn)一步擴(kuò)展其產(chǎn)品組合，以應(yīng)對多樣化的應(yīng)用需求，使生態(tài)系統(tǒng)更趨完整。

HyperRAM^TM 使用優(yōu)勢
HyperRAM^TM 僅具備 13 個信號 IO 腳位，可大大簡化 PCB 的布局設(shè)計。這也意味著，在設(shè)計最終產(chǎn)品時，設(shè)計人員能將 MCU 的更多腳位用于其他目的，或減少 MCU 使用腳位以提升成本效益。如圖 2 所示，與類似的 DRAM（如低功耗 DRAM、SDRAM 和 CRAM/PSRAM）相比，HyperRAM^TM 只需最少的腳位數(shù)便能實現(xiàn)近似的處理量（333MB/s）。

簡化控制接口是 HyperRAM^TM 的另一項技術(shù)特色，PSRAM 只有 9 個控制接口，而 LPSDRAM 有 18 個。控制接口越少，DRAM 控制器所需的復(fù)雜度就越低。詳細(xì)區(qū)別可參閱圖 3。
HyperRAM^TM 系以 PSRAM 架構(gòu)為基礎(chǔ)，是能夠自刷新（Self Refresh）的 RAM。而且，它可以自動恢復(fù)為待機(jī)模式。因此，系統(tǒng)內(nèi)存更易于使用，固件和驅(qū)動程序的開發(fā)也會更簡單。

由于 HyperRAM^TM 是近幾年才開發(fā)的，因此它可以采用最新型的半導(dǎo)體制程節(jié)點和封裝技術(shù)，使其封裝尺寸比其他 DRAM 都要小。圖 4 為 JEDEC、PSRAM 和 HyperRAM^TM 的封裝尺寸比較。

HyperRAM^TM 滿足新興物聯(lián)網(wǎng)設(shè)備需求
功耗對于物聯(lián)網(wǎng)設(shè)備至關(guān)重要，因為設(shè)備大多由電池供電。降低功耗不僅可以節(jié)省用電，還可以減少設(shè)備充電和更換的成本。以華邦的 64Mb HyperRAM^TM 為例，其待機(jī)耗電量為 90uW（1.8V 下），而相同容量的 SDRAM 的耗電量則是 2000uW（3.3V 下）。
更重要的是，HyperRAM^TM 在混合休眠模式下的耗電量僅 45uW（1.8V 下），與 SDRAM 在待機(jī)模式下的耗電量有明顯差異（表 2）。另一方面，即使采用低功耗的 SDRAM，其耗電量和外形尺寸仍較 HyperRAM^TM 更大。

傳統(tǒng)的 SDRAM 和 PSRAM 發(fā)展日臻成熟，難以對新興的物聯(lián)網(wǎng)應(yīng)用進(jìn)行優(yōu)化。有鑒于汽車和工業(yè)應(yīng)用的長期供應(yīng)需求，華邦 HyperRAM^TM 的先進(jìn)制程節(jié)點可以滿足市場對長壽命產(chǎn)品生命周期的需求。
從整個系統(tǒng)設(shè)計和產(chǎn)品壽命來看，HyperRAM^TM 已成為新興物聯(lián)網(wǎng)設(shè)備的理想選擇。包括 NXP、Renesas、ST 和 TI 等領(lǐng)先的 MCU 公司已開始提供支持 HyperBus^TM 接口的 MCU，未來其新產(chǎn)品亦將繼續(xù)支持 HyperBus^TM 接口。
同時，HyperBus^TM 控制接口開發(fā)平臺已準(zhǔn)備就緒。Cadence 和 Synopsys 也已開始提供 HyperRAM^TM 存儲器驗證 IP，可加快 IC 廠商的設(shè)計周期。因此，與其他 Octal RAM 相比，HyperRAM^TM 具有最成熟的應(yīng)用環(huán)境。HyperRAM^TM 已被納入 JEDEC 標(biāo)準(zhǔn)，并成為與 JEDEC x SPI 兼容的技術(shù)。
目前，華邦 HyperRAM^TM 產(chǎn)品系列的 32Mb、64Mb 和 128Mb 已進(jìn)入量產(chǎn)，同時已開始提供 24BGA（汽車級）、49BGA、WLCSP 和 KGD 的產(chǎn)品。24BGA 的尺寸為 6x8 mm²，而 49BGA 的尺寸僅為 4x4 mm²，主要針對消費型可穿戴式設(shè)備市場。