DSP是什么？定點(diǎn)DSP和浮點(diǎn)DSP有何區(qū)別？C語言在DSP開發(fā)中的應(yīng)用是什么？
2021-10-15 07:47:36
，FPGA使用 ALTERA的Cyclone3 的 EP3C5E144C8N在設(shè)計(jì)的過程中遇到了很多問題，從原理圖設(shè)計(jì)，方案驗(yàn)證，制板，焊接，調(diào)試解決了很多為題，收貨還是蠻多的，DSP28335和FPGA
2016-07-18 16:59:22
DSP C語言與主機(jī)C語言的主要區(qū)別1)DSP的C語言是標(biāo)準(zhǔn)的ANSI C，它不包括同外設(shè)聯(lián)系的擴(kuò)展部分，如屏幕繪圖等。但在CCS中，為了方便調(diào)試，可以將數(shù)據(jù)通過prinf命令虛擬輸出到主機(jī)的屏幕上
2009-11-03 15:14:36
DSP解決方案摘要:本文介紹了北京A風(fēng)中天科技發(fā)展有限公司開發(fā)提供的C Y C L O N E C 6 4 x圖像處理、C Y C L O N E C 6 2
2009-05-08 09:09:56
領(lǐng)域中行使DSP的職能，并且已經(jīng)快速滲透到諸多新興應(yīng)用領(lǐng)域之中?！ ”M管FPGA在某些應(yīng)用領(lǐng)域中可以取代DSP，但是FPGA并不會徹底顛覆現(xiàn)有格局。來自全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商ADI公司
2019-06-27 07:06:16
DSP代碼大部分使用C語言編寫，實(shí)現(xiàn)了所需的功能，現(xiàn)在想移植到FPGA板子上，不知道該怎么辦？需要全部轉(zhuǎn)換Verilog代碼嗎？有沒有簡便一點(diǎn)的方法。。。
2015-01-23 13:35:51
DSP的C語言編程
2015-02-13 09:23:13
采用的方法現(xiàn)在仍可借鑒使用。一個短期的解決方案是由編程人員自己解決這一問題。但是，編程人員相對短缺，而且DSP領(lǐng)域編程人員更為緊缺。在DSP開發(fā)時，可以考慮采用非DSP專業(yè)的編程人員，但這些人員一般
2019-07-01 08:10:31
．FPGA+DSP的導(dǎo)引頭信號處理結(jié)構(gòu)成為當(dāng)前以及未來一段時間的主流。FPGA和DSP處理器具有截然不同的架構(gòu)，在一種器件上非常有效的算法．在另一種器件上可能效率會非常低。如果目標(biāo)要求大量的并行處理或者最大
2019-08-30 06:31:29
方案。實(shí)際上，在過去十年中，FPGA內(nèi)置嵌入式處理器的應(yīng)用在穩(wěn)步增長（圖2）。但是，并不是所有基于FPGA的解決方案都能夠滿足目前苛刻的需求。傳統(tǒng)上，使用基于HDL的“軟核”ARM來實(shí)現(xiàn)基于FPGA
2021-07-14 08:00:00
的描述語言Verilog-AMS等。（課程推薦：FPGA培訓(xùn)）DSP使用C，匯編語言編程。（課程推薦：C6000 DSP培訓(xùn)）4、功能角度FPGA普遍用于實(shí)現(xiàn)數(shù)字電路模塊，基本上能實(shí)現(xiàn)所有的數(shù)字電路
2019-05-07 01:28:40
資源事先由廠商給定，并提供不同系列的FPGA芯片，工程師可以在給定資源下做硬件設(shè)計(jì)開發(fā)。 DSP主要用于處理信號，實(shí)現(xiàn)算法。特點(diǎn)是多級流水，可以加快數(shù)據(jù)處理的速度。開發(fā)環(huán)境主要是C語言，可以說DSP
2014-01-09 17:52:31
浪費(fèi)很多時鐘周期。論算法實(shí)現(xiàn)難度，如果放在幾年前，復(fù)雜算法肯定不會用FPGA做，太麻煩了，C語言的順序設(shè)計(jì)思想則很方便許多，但現(xiàn)在隨著各個FPGA廠商推出DSP工具，用FPGA 實(shí)現(xiàn)復(fù)雜算法倒簡單了很多
2018-08-16 09:38:12
現(xiàn)場可編程門陣列（FPGA）作為專用集成電路（ASIC）領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計(jì)的需要靈活實(shí)現(xiàn)各種接口或者總線的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來越廣泛的使用。FPGA
2019-06-14 06:00:00
的數(shù)目之外，就是采用可編程邏輯器件，主要是FPGA芯片來實(shí)現(xiàn)。本課程以DSP設(shè)計(jì)在FPGA芯片上的開發(fā)為主線，遵照由淺入深的基本步驟和思路進(jìn)行詳細(xì)講解，每一個知識點(diǎn)都給出了基于ISE（HDL語言
2009-07-21 09:22:42
完成CF卡的讀寫，上位機(jī)軟件生成專用的ACE文件并下載到CF存儲卡中，上電后通過ACE控制芯片實(shí)現(xiàn)不同配置碼流間的切換。System ACE的解決方案需要購買CF存儲卡和專用的ACE控制芯片，增加了系統(tǒng)
2019-06-10 05:00:08
驗(yàn)證 基于FPGA的片上可編程系統(tǒng)（SOPC）設(shè)計(jì) FPGA系統(tǒng)設(shè)計(jì)原則和技巧 利用FPGA實(shí)現(xiàn)外設(shè)通信接口 FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì) 數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例 高速
2012-02-09 15:45:32
。由于他們不可重新編程,固定邏輯器件在發(fā)生錯誤時很難補(bǔ)救,也不容易對解決方案進(jìn)行優(yōu)化。因此,定制方案的成本、風(fēng)險以及所需要的開發(fā)時間,對許多應(yīng)用來說都是無法接受的?！ ?b class="flag-6" style="color: red">FPGA與傳統(tǒng)邏輯電路和門陣列具有
2011-02-17 11:21:37
VHDl，Verilog，還有數(shù)?；旌系拿枋?b class="flag-6" style="color: red">語言Verilog-AMS等。DSP使用C，匯編語言編程。3) 功能角度FPGA普遍用于實(shí)現(xiàn)數(shù)字電路模塊，基本上能實(shí)現(xiàn)所有的數(shù)字電路，傳統(tǒng)的數(shù)字功能模塊
2019-04-10 08:00:00
本帖最后由 qzq378271387 于 2012-8-15 16:56 編輯
FPGA_DSP_解決方案
2012-08-15 16:44:32
請問一下，現(xiàn)在c語言編程FPGA并不是十分的廣泛，那么，以后未來的趨勢是不是使用c語言來進(jìn)行FPGA編程，就是DSP，ARM一樣呢？那Verilog和vhdl會不會被淘汰??？
2015-04-15 16:44:11
在28nmFPGA上實(shí)現(xiàn)100Gbit OTN復(fù)用轉(zhuǎn)發(fā)器解決方案（中文版和英文版）
2012-08-13 22:38:30
Harmony中可用的dsp庫時，F(xiàn)FT只有16位版本。換句話說，在PIC32MZ處理器上執(zhí)行32位FFT的最佳解決方案是什么？許多蒂亞，保羅
2019-08-08 10:49:05
在定點(diǎn)DSP系統(tǒng)中可否實(shí)現(xiàn)浮點(diǎn)運(yùn)算？當(dāng)然可以，因?yàn)?b class="flag-6" style="color: red">DSP都可以用C,只要是可以使用c語言的場合都可以實(shí)現(xiàn)浮點(diǎn)運(yùn)算。
2009-04-07 09:06:17
的，以IP核的形式，在FPGA器件上運(yùn)行，基于FPGA的解決方案使用FPGA為核心器件，實(shí)現(xiàn)H.264編解碼的IP核，此解決方案為純硬件的解決方案，啟動時間可以忽略，編解碼延遲為固定的延遲，在一定
2018-05-07 17:14:42
反復(fù)編程使用。DSP、FPGA芯片雖成本略微高于ASIC芯片，但具有貨源暢通、可多次編程使用等優(yōu)點(diǎn)。在中小批量通信產(chǎn)品的設(shè)計(jì)生產(chǎn)中，用FPGA和DSP實(shí)現(xiàn)HDLC功能是一種值得采用的方法。HDLC的幀
2011-03-17 10:23:56
處理器的數(shù)目之外，就是采用可編程邏輯器件，主要是FPGA芯片來實(shí)現(xiàn)。本課程以DSP設(shè)計(jì)在FPGA芯片上的開發(fā)為主線，遵照由淺入深的基本步驟和思路進(jìn)行詳細(xì)講解，每一個知識點(diǎn)都給出了基于ISE（HDL語言
2009-07-21 09:20:11
處理器的數(shù)目之外，就是采用可編程邏輯器件，主要是FPGA芯片來實(shí)現(xiàn)。本課程以DSP設(shè)計(jì)在FPGA芯片上的開發(fā)為主線，遵照由淺入深的基本步驟和思路進(jìn)行詳細(xì)講解，每一個知識點(diǎn)都給出了基于ISE（HDL語言
2009-07-24 13:07:08
你好。 bspartan 3a dsp fpga上的哪個芯片可以讓我實(shí)現(xiàn)i2c？感謝您的幫助。以上來自于谷歌翻譯以下為原文Hi. Which chip on the bspartan 3a dsp
2019-05-24 10:54:12
些功能原本是用簡單C語言在處理器或DSP中實(shí)現(xiàn)的。人們希望能夠找到一種方法，在更高的層次下設(shè)計(jì)更復(fù)雜，更高速的系統(tǒng)，并希望將軟件設(shè)計(jì)和硬件設(shè)計(jì)統(tǒng)一到一個平臺下。解決方案C/C++語言是軟件工程師在開發(fā)商
2015-01-13 16:34:40
VHDl，Verilog，還有數(shù)?；旌系拿枋?b class="flag-6" style="color: red">語言Verilog-AMS等。DSP使用C，匯編語言編程。3) 功能角度FPGA普遍用于實(shí)現(xiàn)數(shù)字電路模塊，基本上能實(shí)現(xiàn)所有的數(shù)字電路，傳統(tǒng)的數(shù)字功能模塊
2019-08-11 08:00:00
，能與各種存儲器接口。
DSP作為專門的，主要用于計(jì)算，優(yōu)勢是軟件的靈活性。適用于條件進(jìn)程，特別是復(fù)雜的多算法任務(wù)。DSP通過匯編或高級語言（如C語言）進(jìn)行編程，實(shí)時實(shí)現(xiàn)方案。因此，采用DSP器件的優(yōu)勢
2023-06-01 11:03:14
專用集成電路(ASIC)構(gòu)成的系統(tǒng)，其基本特征是功能固定、通常用于完成特定的算法。其缺點(diǎn)在于設(shè)計(jì)上受ASIC廠商設(shè)計(jì)思路限制，不具備可編程和可擴(kuò)展性，并且設(shè)計(jì)周期長、成本高。(3)A／D+DSP+FPGA方案在
2019-07-05 06:41:27
以及FPGA所實(shí)現(xiàn)的設(shè)計(jì)。完成對電源管理參考設(shè)計(jì)的修改之后，它看起來將與最初的參考設(shè)計(jì)不同?？赡苡腥藭q稱，最好的解決方案是根本不用電源管理參考設(shè)計(jì)，而是直接將所需的電壓軌和電流輸入到電源管理選型與優(yōu)化
2019-12-11 16:56:30
Verilog-AMS等。（課程推薦：FPGA培訓(xùn)） DSP使用C，匯編語言編程。（課程推薦：C6000 DSP培訓(xùn)） 4、功能角度 FPGA普遍用于實(shí)現(xiàn)數(shù)字電路模塊，基本上能實(shí)現(xiàn)所有的數(shù)字電路，傳統(tǒng)
2016-12-23 16:56:04
。采用復(fù)位IC來實(shí)現(xiàn)上電排序的優(yōu)點(diǎn)是解決方案處于受監(jiān)視的狀態(tài)。必須在確認(rèn)每個電源軌都處在穩(wěn)壓范圍內(nèi)之后再釋放下一個電源軌，而且無需在電源轉(zhuǎn)換器上提供一個PGOOD 引腳。采用復(fù)位IC的電源排序解決方案
2021-11-24 06:30:00
(FPGA as a Service) 彈性計(jì)算平臺，形成了完整的阿里云 WebP 圖片解決方案。阿里云 WebP 圖片解決方案在 ECS 產(chǎn)品可靠、安全、便利的基礎(chǔ)上，進(jìn)一步發(fā)揮了 FPGA 在數(shù)
2018-01-11 15:36:31
TMS320C6657處理器，FPGA端采用Xilinx Artix-7處理器，實(shí)現(xiàn)異構(gòu)多核處理器架構(gòu)，DSP與FPGA內(nèi)部通過uPP、EMIF16、SRIO連接；底板接口資源豐富，支持uPP
2018-10-31 14:27:30
，并且C語言程序編譯后的二進(jìn)制代碼也非常短小精練?！ ∧壳笆褂米疃嗟臄?shù)字信號處理器（DSP）是美國TI公司的TMS320家族，而工業(yè)控制上用得最多的又是TMS320F2XX系列。TI公司為每一個DSP芯片
2019-07-01 07:40:19
為了實(shí)現(xiàn)—是彈武器瞄準(zhǔn)自動化，本文設(shè)計(jì)了基于DSP和FPGA的高速高精確度雙通道CCD圖像采集系統(tǒng)，采用QUartuBn在AJtera的FPGA器件CYCLONEII上設(shè)計(jì)了CCD驅(qū)動時序電路，采用
2014-11-07 14:54:07
方案。實(shí)際上，在過去十年中，FPGA內(nèi)置嵌入式處理器的應(yīng)用在穩(wěn)步增長（圖2）。但是，并不是所有基于FPGA的解決方案都能夠滿足目前苛刻的需求。傳統(tǒng)上，使用基于HDL的“軟核”ARM來實(shí)現(xiàn)基于FPGA
2021-07-12 08:00:00
的功率估算工具有助于計(jì)算解決方案所需的功率等級。在構(gòu)建實(shí)際硬件之前，獲得這些信息會非常有用。但是，為了利用此類功率估算工具獲得有意義的結(jié)果，FPGA的設(shè)計(jì)必須最終確定，或者至少接近最終完成。通常情況下
2019-05-05 08:00:00
安捷倫公司數(shù)字測試資深技術(shù)/市場工程師 冀衛(wèi)東為滿足日益復(fù)雜的數(shù)字化系統(tǒng)的設(shè)計(jì)要求，FPGA的密度及復(fù)雜性也在急速增長，越來越多的系統(tǒng)或子系統(tǒng)功能在FPGA內(nèi)部實(shí)現(xiàn)，其先進(jìn)的功能和高集成度使FPGA成為極具吸引力的解決方案，進(jìn)而也使得基于內(nèi)核的FPGA測試方案浮出水面。
2019-07-11 06:15:12
雖然并不如預(yù)想中明朗，但中國3G的蓄勢待發(fā)和WiMax的推進(jìn)以及并不太遙遠(yuǎn)的4G、LTE等，將促進(jìn)宏基站和家用基站市場的起飛。
在傳統(tǒng)的ASIC及
DSP+FPGA基站
解決方案外，多核
DSP浮出水面，基站
解決方案開始承接新一輪的吐故納新?！ ?/div>
2019-07-18 07:54:22
硬件設(shè)計(jì)者已經(jīng)開始在高性能DSP的設(shè)計(jì)中采用FPGA技術(shù)，因?yàn)樗梢蕴峁┍然赑C或者單片機(jī)的解決方法快上10-100倍的運(yùn)算量。以前，對硬件設(shè)計(jì)不熟悉的軟件開發(fā)者們很難發(fā)揮出FPGA的優(yōu)勢，而如今
2019-09-02 08:07:12
如何利用C和匯編語言混合編程實(shí)現(xiàn)DSP軟件設(shè)計(jì)？
2021-04-27 06:04:22
48E切片是整個切片數(shù)量的一部分還是它們在FPGA上共享資源？2）如果我們沒有進(jìn)行任何DSP操作，那么DSP48E Slice是否可以用于實(shí)現(xiàn)某些常規(guī)邏輯，或者這些DSP Slice是否專門用于實(shí)現(xiàn)DSP
2019-04-04 06:36:56
、成本
上的優(yōu)勢是巨大的。 除了上述兩種
方案，還有
DSP+FPGA方案，以及選擇內(nèi)部嵌入
DSP模塊的
FPGA實(shí)現(xiàn)系統(tǒng)的
方案?！?/div>
2019-06-19 08:02:03
電壓在很大程度上取決于實(shí)際的邏輯電平以及FPGA所實(shí)現(xiàn)的設(shè)計(jì)。完成對電源管理參考設(shè)計(jì)的修改之后，它看起來將與最初的參考設(shè)計(jì)不同?？赡苡腥藭q稱，最好的解決方案是根本不用電源管理參考設(shè)計(jì)，而是直接將所需
2018-08-13 09:29:10
的，輸入電壓在很大程度上取決于實(shí)際的邏輯位準(zhǔn)，以及FPGA所實(shí)現(xiàn)的設(shè)計(jì)。完成對電源管理參考設(shè)計(jì)的修改之后，它看起來將與最初的參考設(shè)計(jì)不同。可能有人會宣稱，最好的解決方案是根本不用電源管理參考設(shè)計(jì)，而是
2019-03-14 10:25:50
，您大多的時間并非進(jìn)行算法設(shè)計(jì)與優(yōu)化，而是邏輯設(shè)計(jì)與時序約束等等。FPGA與DSP關(guān)系：1、 DSP側(cè)重于核心算法處理，FPGA側(cè)重于外圍控制處理。2、 DSP內(nèi)是用C語言編寫，語言執(zhí)行是串行處理，效率
2018-10-10 18:02:03
您好，我想從 Model.cpp 更改屏幕，無論我當(dāng)前所在的屏幕是什么。有沒有在每個屏幕上實(shí)現(xiàn) changescreen 方法的解決方案？謝謝 ！
2022-12-29 09:43:36
本文首先介紹WCDMA系統(tǒng)的無線信道的基帶發(fā)送方案，說明其對多媒體業(yè)務(wù)的支持以及實(shí)現(xiàn)的復(fù)雜性。然后，從硬件實(shí)現(xiàn)角度，進(jìn)行了DSP和FPGA的性能比較，提出DSP+FPGA基帶發(fā)送的實(shí)現(xiàn)方案，并以基站分系統(tǒng)（BTS）的發(fā)送單元為例，具體給出了該實(shí)現(xiàn)方案在下行無線信道基帶發(fā)送單元中的應(yīng)用。
2021-05-06 07:40:39
我在做fpga與dsp的SRIO通信，我用的是論壇上提供的SRIO test程序，目前dsp端能夠實(shí)現(xiàn)端口0的外部回環(huán)測試。fpga端的協(xié)議還沒做通，我想用dsp直接給fpga發(fā)包，fpga根據(jù)收到
2018-06-21 10:45:13
不同應(yīng)用對電機(jī)控制器的要求有很大區(qū)別。目前市場上的控制器解決方案各有千秋，包括了針對特定簡單應(yīng)用的標(biāo)準(zhǔn)控制器，以及采用外部緩沖柵極驅(qū)動器和功率級的MCU、DSP和FPGA。MCU是目前市場上的主流
2014-05-21 16:08:35
電源解決方案 那么，如何才能簡化設(shè)計(jì)呢？幸運(yùn)的是，有多種解決方案都有助于實(shí)現(xiàn)簡化。在本文中，我將重點(diǎn)介紹兩種能夠幫助您快速便捷地實(shí)現(xiàn)設(shè)計(jì)目標(biāo)的創(chuàng)新技術(shù)…
2022-11-23 07:14:47
。DSP與FPGA孰優(yōu)孰劣的討論由來已久，筆者以智能交通視頻分析為主線，分析FPGA相較DSP方案，在攻克智能交通視頻分析難題中將發(fā)揮何種優(yōu)勢?；?b class="flag-6" style="color: red">FPGA的視頻分析解決方案打造智能交通“攻城利器
2013-12-16 19:15:49
本文推導(dǎo)出一種適合在FPGA上實(shí)現(xiàn)從RGB到Y(jié)CbCr。顏色空間變換的新算法，采用單片FPGA完成電路設(shè)計(jì)，利用FPGA內(nèi)嵌DSP核實(shí)現(xiàn)乘法運(yùn)算，提高了轉(zhuǎn)換算法的運(yùn)行速度。
2021-04-29 06:57:57
如題，我用的DSP開發(fā)板是TMSC5535，需要用到Hibert濾波，需要用匯編語言實(shí)現(xiàn)，但是濾波器的系數(shù)是復(fù)數(shù)，請問匯編語言要怎么實(shí)現(xiàn)？（匯編語言實(shí)數(shù)濾波我已經(jīng)會了），謝謝！
2018-07-31 07:24:29
請問，如何進(jìn)行DSP編程（C語言）實(shí)現(xiàn)圖像濾波處理，及邊緣檢測？？
2014-09-28 22:38:31
本帖最后由 曾12345 于 2018-5-23 15:49 編輯
全新的毫瓦級功耗FPGA解決方案為機(jī)器學(xué)習(xí)推理在大眾市場物聯(lián)網(wǎng)應(yīng)用中實(shí)現(xiàn)快速部署創(chuàng)造機(jī)遇。1. 將AI加速部署到快速增長
2018-05-23 15:31:04
和DSP的重要準(zhǔn)則。軟件無線電(SDR)結(jié)構(gòu)一直被認(rèn)為是基站開發(fā)的靈丹妙藥，而隨著其適應(yīng)新協(xié)議的能力不斷增強(qiáng)，軟件無線電結(jié)構(gòu)已被一些設(shè)計(jì)人員視為在單個基礎(chǔ)架構(gòu)設(shè)計(jì)中支持多種無線協(xié)議的重要解決方案。直到
2019-07-29 08:28:38
非常復(fù)雜，在許多情況下單個 DSP 實(shí)現(xiàn)方案根本沒有足夠的處理能力。同時，系統(tǒng)架構(gòu)也不能滿足多芯片系統(tǒng)帶來的成本、復(fù)雜性和功耗要求。FPGA 已成為需要高性能 DSP 功能的系統(tǒng)的理想選擇。事實(shí)上
2018-08-15 09:46:21
。這樣就會導(dǎo)致寫數(shù)據(jù)錯誤。該模塊用于將 DSP寫信號與 FPGA的主時鐘同步。二、中斷生成模塊 由于本方案中，溫度值每秒更新一次。在溫度值更新后，通過中斷信號通知 DSP讀取溫度值。該模塊用于生成周期為
2020-08-19 09:29:48
FPGA實(shí)現(xiàn)DSP應(yīng)用
摘要:具有系統(tǒng)級性能的FPGA在半導(dǎo)體工藝的線寬達(dá)到深亞微米后更進(jìn)一步按信號處理的要求改進(jìn)器件結(jié)構(gòu)和性能，不僅可實(shí)現(xiàn)VLSI DSP，且具有系統(tǒng)
2010-04-01 15:39:54
14 用可再配置FPGA實(shí)現(xiàn)DSP功能
2010-07-16 17:56:4310 Intel Enpirion?電源解決方案Intel? Enpirion?電源解決方案是高頻、高效電源管理器件，用于FPGA（現(xiàn)場可編程門陣列）、SoC（片上系統(tǒng)）、 CPU（中央處理單元
2024-02-27 11:50:19
摘? 要： 本文在分析WCDMA系統(tǒng)基帶處理方案的基礎(chǔ)上，結(jié)合DSP和FPGA性能的比較，提出了一種在性能、靈活性和性價比上都比較理想的DSP+FPGA基帶發(fā)送的實(shí)現(xiàn)方案。 引言 隨
2006-03-11 13:29:42
670 
Spartan-3FPGA能以突破性的價位點(diǎn)實(shí)現(xiàn)嵌入式DSP功能。本文闡述了Spartan-3 FPGA針
2010-12-17 11:31:23675 
摘要：本文在分析TD-SCDMA系統(tǒng)基帶處理方案的基礎(chǔ)上，提出了一種在性能、靈活性和性價比方面都比較理想的DSP+FPGA基帶發(fā)送的實(shí)現(xiàn)方案。 關(guān)鍵詞：TD-SCDMA；基帶處理；DSP；FPGA
2011-03-02 01:38:4160 System Generator 工具由 MathWorks 與 Xilinx 合作開發(fā)而成，DSP 設(shè)計(jì)人員可使用 MATLAB 和Simulink 工具在 FPGA 內(nèi)進(jìn)行開發(fā)和仿真來完善 DSP 設(shè)計(jì)。 該工具為系統(tǒng)級 DSP 設(shè)計(jì)與 FPGA 硬件實(shí)現(xiàn)的融合起
2011-05-11 18:36:23224 為滿足導(dǎo)航系統(tǒng)設(shè)計(jì)的小型化、實(shí)時性要求,本文提出了一種基于FPGA + DSP 的實(shí)現(xiàn)方案。該方案的設(shè)計(jì)思路是:將FPGA 映射到DSP EMIF 的一段地址空間,并用FPGA 來完成多通道信號的采集; DSP 根
2011-09-13 14:32:0877 DSP算法的c語言實(shí)現(xiàn)，又需要的朋友下來看看。
2016-05-09 10:59:260 基于FPGA和DSP的圖像多功能卡的設(shè)計(jì)與實(shí)現(xiàn)
2016-09-22 12:32:0828 基于FPGA和DSP網(wǎng)絡(luò)單向時延測量系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)_唐旭
2017-03-19 11:38:260 基于DSP的FPGA配置方法研究與實(shí)現(xiàn)
2017-10-19 16:15:1936 出于以下幾個原因，你可能會考慮使用FPGA來實(shí)現(xiàn)DSP解決方案。首先是為了提高性能，盡管今天的DSP處理器很快，并對許多DSP應(yīng)用來說很有用，但仍有一些應(yīng)用要求性能再進(jìn)一步提升，而FPGA提供了更高
2017-11-06 11:47:520 大多數(shù)電子產(chǎn)品都有一個或更多的數(shù)字處理系統(tǒng)，比如FPGA或DSP，而這些數(shù)字處理系統(tǒng)往往需要多個電壓軌供電。對于數(shù)字系統(tǒng)的電源問題有多種解決辦法。本文提出了多電壓軌FPGA和DSP應(yīng)用的電源解決方案，此處假設(shè)輸入電源電壓大于或等于系統(tǒng)的軌電壓(如12、5或3.3V)。
2018-07-12 08:09:00976 
已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論