“基于OpenHarmony的團(tuán)結(jié)引擎應(yīng)用開發(fā)賽”是開放原子全球開源大賽下開設(shè)的新興及應(yīng)用賽的賽題之一，本次賽題旨在鼓勵(lì)更多開發(fā)者基于OpenHarmony 4.x版本，使用Unity中國(guó)團(tuán)結(jié)引擎
2024-03-13 10:45:10
，成長(zhǎng)空間可期。以 FPGA 巨頭 Xilinx 為例，賽靈思在汽車上已經(jīng)形成了自生成熟的閉環(huán)的生態(tài)系統(tǒng)，提供從高級(jí)駕駛員輔助駕系統(tǒng)（ADAS）、自動(dòng)駕駛(AD)、激光雷達(dá)到車載信息娛樂系統(tǒng)（IVI
2024-03-08 14:57:22
新的上游內(nèi)核中，有更多針對(duì)JH7110的支持，減少了下游倉庫中相關(guān)驅(qū)動(dòng)補(bǔ)丁的數(shù)量，從而降低了維護(hù)工作量。點(diǎn)擊查看更多詳情
賽昉為感謝廣大開發(fā)者在在過去一年中為RVspace開源社區(qū)做出的杰出貢獻(xiàn)，依照
2024-02-29 15:45:08
我們用的主平臺(tái)是賽靈思，想要通過CYUSB3014+FPGA實(shí)現(xiàn)OTG的功能，有幾個(gè)問題，想請(qǐng)教一下。
1.是否有可以驗(yàn)證功能的EVK呢，我找了下FX3 DVK似乎買不到
2024-02-29 07:20:21
，其中有一位勤勞的掃地僧電子工匠 “FPGA”變身為神秘的硬件加速器，將傳來的文本信息一步步轉(zhuǎn)化為生動(dòng)活潑的視頻流的武功心法。
接上六篇：
【國(guó)產(chǎn)FPGA+OMAPL138開發(fā)板體驗(yàn)】1.嵌入式異構(gòu)技術(shù)
2024-02-22 09:49:01
嗨，親愛的工程師、學(xué)生和愛好者們，我來啦！歡迎來到神秘的星嵌世界！如果你是一位FPGA工程師或者對(duì)嵌入式異構(gòu)技術(shù)感興趣，那么你來到的地方絕對(duì)沒錯(cuò)！今天，我們將一起探索一個(gè)令人驚嘆的星嵌基于TI
2024-02-12 16:18:43
1.先關(guān)閉busoff恢復(fù)，然后造busoff的故障2.去讀取CAN_NSRx寄存器的BOFF位，一直為0 現(xiàn)在想做busoff的快慢恢復(fù)策略，就想通過進(jìn)入busoff的狀態(tài)標(biāo)志位來做相應(yīng)的策略，但是現(xiàn)在找不到相關(guān)的標(biāo)志位。難道不是這個(gè)？
2024-02-06 07:26:29
芯片原子鐘賽思是一家為萬物互聯(lián)同頻的時(shí)頻科技企業(yè)，基于業(yè)界的時(shí)頻科研與方案能力，賽思打造出軟硬一體化的時(shí)頻產(chǎn)品體系，面向電力、交通、通信、智能樓宇、數(shù)據(jù)中心、前沿領(lǐng)域等核心場(chǎng)景提供解決方案，持續(xù)為
2024-02-02 09:39:57
位是地址，第二個(gè) 8 位相同但反轉(zhuǎn)，然后是 8 位命令，然后是反轉(zhuǎn)命令。所有最低有效位都排在第一位，因此是翻轉(zhuǎn)順序的例程，以給出“正確”的值。
我可以剝離兩個(gè) 16 位值，并將它們組合起來以顯示 32 位值（第二行），但為什么第一行不適用于 XC8（C90 模式下的 v2.36）？
2024-01-31 08:09:13
使用stm32與ad7606在進(jìn)行電壓數(shù)據(jù)串行采集的時(shí)候，發(fā)現(xiàn)只有v1,v2與v5,v6有信號(hào)輸出，其余四個(gè)無輸出，請(qǐng)問是怎么回事呢
我使用的是SPI讀取數(shù)據(jù)，當(dāng)對(duì)v1，v2施加電壓時(shí)，第一位和第二位有變化，當(dāng)對(duì)v5與v6施加電壓時(shí)，第三位與第四位有變化，其余均無反應(yīng)
核心代碼如下
2024-01-24 07:58:12
作者工信部原部長(zhǎng)苗圩，學(xué)汽車、干汽車、管汽車，是我國(guó)汽車工業(yè)70年發(fā)展后半程的親歷者、參與者。聚焦當(dāng)下制造業(yè)熱點(diǎn)，對(duì)黨的人民立場(chǎng)、國(guó)家的未雨綢繆、政府的頂層設(shè)計(jì)進(jìn)行了時(shí)代性解讀，傳遞了科技創(chuàng)新、綠色
2024-01-18 16:36:51
我使用 xmc7200 開發(fā) COOLDIM_PRG_BOARD。 我用PWM輸出正弦波，我用邏輯分析儀捕捉輸出的最后一位異常，最后一位應(yīng)該是高電平，但長(zhǎng)時(shí)間低電平，為什么？
2024-01-18 09:37:08
芯片電路圖方案
2024-01-12 18:19:16
高精度低功耗授時(shí)模塊衛(wèi)星板卡，賽思是一家為萬物互聯(lián)同頻的時(shí)頻科技企業(yè)，基于業(yè)界的時(shí)頻科研與方案能力，賽思打造出軟硬一體化的時(shí)頻產(chǎn)品體系，面向電力、交通、通信、智能樓宇、數(shù)據(jù)中心、前沿領(lǐng)域等核心場(chǎng)景
2024-01-09 13:25:01
效率和極致客戶體驗(yàn)，給電子行業(yè)帶來了“高品質(zhì)、短交期、高性價(jià)比”的一站式服務(wù)，加速推進(jìn)著中國(guó)電子信息產(chǎn)業(yè)的創(chuàng)新與發(fā)展。
2024-01-04 11:57:40
，最主流的FPGA開發(fā)軟件有兩個(gè)，就是賽靈思/AMD的Vivado，還有英特爾的Quartus。這里又來一個(gè)二選一，大家要根據(jù)自身情況去選擇，比如你們學(xué)校教的是誰家的FPGA，或者你用誰家的開發(fā)板，或者
2024-01-02 23:03:31
，雖然這數(shù)據(jù)有點(diǎn)奇怪。
請(qǐng)問能讀取id是否意味著接線和SPI的設(shè)置都沒問題？
我的SPI 時(shí)鐘配置是 1. 第一個(gè)沿捕獲采樣 2 不活動(dòng)時(shí)為低電平 3. 速度是1MHz
還有我發(fā)現(xiàn)如果讀8 位的x
2023-12-28 07:35:03
請(qǐng)問WATHR取值為Pmax 電能寄存器的 每一位代表多少電能呢？書大佬指教。
2023-12-26 07:55:57
芯片原子鐘賽思是一家為萬物互聯(lián)同頻的時(shí)頻科技企業(yè)，基于業(yè)界的時(shí)頻科研與方案能力，賽思打造出軟硬一體化的時(shí)頻產(chǎn)品體系，面向電力、交通、通信、智能樓宇、數(shù)據(jù)中心、前沿領(lǐng)域等核心場(chǎng)景提供解決方案，持續(xù)為
2023-12-25 14:31:21
任務(wù)是將邏輯元件與連接線路進(jìn)行合理的布局和布線，以實(shí)現(xiàn)性能優(yōu)化和電路連接的可靠性。然而，FPGA布局布線的過程通常是一項(xiàng)繁瑣且耗時(shí)的任務(wù)，因此加速布局布線算法的研究具有重要意義。本文將詳盡探討FPGA布局布線算法加速的方法與技術(shù)，分析其理論基礎(chǔ)和實(shí)踐應(yīng)用。 FPGA布局布
2023-12-20 09:55:13
199
36
LD3R
30
LD4G
37
LD4Y
35
LD4R
34
外設(shè)：數(shù)碼管
開發(fā)板上的數(shù)碼管為4位8段數(shù)碼管，原理圖。
信號(hào)
功能
FPGA管腳
SEG_DIG1
左側(cè)起第一位數(shù)碼管位選
4
2023-12-19 23:37:30
硬件中已將CS引腳直接接地。
不知是否理解的對(duì)？在datasheet中發(fā)現(xiàn)說必須對(duì)cs腳提供下降沿才能驅(qū)動(dòng)第一位數(shù)據(jù)的輸出。
這樣的話我的硬件就是錯(cuò)誤的了。
請(qǐng)問是這樣嗎？
2023-12-15 08:03:29
我用的是AD9220采集信號(hào)，這款A(yù)DC數(shù)據(jù)是并行輸出，測(cè)試的時(shí)候我給的0V輸入（VINA-VINB=0），其中有一位數(shù)據(jù)輸出的電平應(yīng)該一直是低，但是在時(shí)鐘周期內(nèi)會(huì)出現(xiàn)一段高的情況。
如圖，藍(lán)色是時(shí)鐘信號(hào)，黃色為我測(cè)試的其中一位數(shù)據(jù)輸出信號(hào)：
此款芯片的時(shí)序圖如圖：
2023-12-12 07:29:21
產(chǎn)業(yè)鏈閉環(huán)生態(tài)，給行業(yè)帶來“高品質(zhì)，短交期，高性價(jià)比”的一站式服務(wù)平臺(tái)，為中國(guó)電子信息產(chǎn)業(yè)創(chuàng)新與發(fā)展提供助力。
2023-12-11 16:11:04
人員工服穿戴智能監(jiān)測(cè)預(yù)警攝像機(jī)基于AI人工智能的機(jī)器視覺分析識(shí)別技術(shù)，通過對(duì)攝像頭畫面內(nèi)是否有人員活動(dòng)實(shí)時(shí)監(jiān)測(cè)。當(dāng)檢測(cè)到有人員活動(dòng)時(shí)，系統(tǒng)通過工服工帽識(shí)別模型對(duì)畫面中的人員進(jìn)行識(shí)別檢測(cè)
2023-12-11 16:06:09
實(shí)驗(yàn)?zāi)康模?利用按鍵、撥碼開關(guān)以及數(shù)碼管實(shí)現(xiàn)一種簡(jiǎn)單的密碼鎖
實(shí)驗(yàn)要求：
撥碼開關(guān)SW1-SW4 設(shè)置 2 位數(shù)密碼，每?jī)?b class="flag-6" style="color: red">位設(shè)置一位密碼，BM[0:1]設(shè)置第一位對(duì)應(yīng) BM1和 BM2，BM[2:3
2023-12-10 16:47:57
實(shí)驗(yàn)?zāi)康?利用按鍵、撥碼開關(guān)以及數(shù)碼管實(shí)現(xiàn)一種簡(jiǎn)單的密碼鎖
實(shí)驗(yàn)要求
撥碼開關(guān)SW1-SW4 設(shè)置 2 位數(shù)密碼，每?jī)?b class="flag-6" style="color: red">位設(shè)置一位密碼，BM[0:1]設(shè)置第一位對(duì)應(yīng) BM1和 BM2，BM[2:3
2023-12-09 15:37:31
模數(shù)轉(zhuǎn)換器AD9625的評(píng)估板AD-FMCADC3-EBZ能不能和賽靈思的Virtex7系列FPGA開發(fā)板連接，我看到他們都具備JESD204B接口，物理接口上能直接連嗎？還是說需要在使用轉(zhuǎn)換接口來連接？
2023-12-08 08:25:12
，狀態(tài)寄存器讀數(shù)有兩種狀態(tài)8A（1000 1010）與4A（0100 1010），按照官方DataSheet，第一位判斷數(shù)據(jù)準(zhǔn)備狀態(tài)，第二位是錯(cuò)誤位，8A數(shù)據(jù)沒有準(zhǔn)備好，未報(bào)錯(cuò)，4A數(shù)據(jù)準(zhǔn)備好了，但是提醒報(bào)錯(cuò)，是怎么回事？還是數(shù)據(jù)一開始就有問題？麻煩介紹一下。
2023-12-08 06:52:07
大家好，我正在使用AD7768-4，引腳模式，使用外部晶振。目前收到的四個(gè)通道第一位芯片錯(cuò)誤位一直是1，其他bit都是0。通過示波器可以看到DCLK和DRDY都是正常的。最有可能是什么原因造成的？希望大家能幫忙看一下，謝謝。
2023-12-07 06:28:14
實(shí)驗(yàn)?zāi)康模豪冒存I、撥碼開關(guān)以及數(shù)碼管實(shí)現(xiàn)一種簡(jiǎn)單的密碼鎖 實(shí)驗(yàn)要求：撥碼開關(guān)SW1-SW4 設(shè)置 2 位數(shù)密碼，每?jī)?b class="flag-6" style="color: red">位設(shè)置一位密碼，BM[0:1]設(shè)置第一位對(duì)應(yīng) BM1和 BM2，BM[2:3
2023-11-29 13:52:42
理工大學(xué) OpenHarmony 技術(shù)俱樂部、北京航空航天大學(xué) OpenHarmony 技術(shù)俱樂部、上海博為峰軟件技術(shù)股份有限公司組織學(xué)員參與線下交流與互動(dòng)。
OpenHarmony Meetup 城市巡回是一個(gè)開放的活動(dòng)品牌
2023-11-29 09:51:45
的 CS 信號(hào)線，如果要和特定的從機(jī)進(jìn)行通訊，可以將相應(yīng)的 CS（下圖使用 NSS 表示）信號(hào)線拉低。SPI 接口為收發(fā)為雙全工串行方式傳輸，收發(fā)同步，主設(shè)備發(fā)出一位給從設(shè)備時(shí)，從設(shè)備也發(fā)出一位給
2023-11-21 10:19:05
分享易靈思FPGA
2023-11-19 16:13:03
近日，以“創(chuàng)新加速，塑造FPGA芯未來”為主題的2023年英特爾FPGA中國(guó)技術(shù)日在北京成功舉行。瑞蘇盈科(Enclustra)作為英特爾FPGA金牌服務(wù)商，很榮幸受邀參加了此次活動(dòng)。瑞蘇盈科展
2023-11-18 08:09:43282 
請(qǐng)問下: 在51單片機(jī)中如何控制8位數(shù)碼管中的一位按秒閃爍? 而其它位的保持原先的狀態(tài). 有代碼可以參考嗎?謝謝!
2023-11-15 12:44:01
11月14日，以“創(chuàng)新加速，塑造FPGA芯未來”為主題的2023年英特爾?FPGA中國(guó)技術(shù)日在北京成功舉行。期間，英特爾不僅披露了包括Agilex?3系列、Agilex?5系列在內(nèi)的多款FPGA產(chǎn)品
2023-11-15 08:52:17147 
時(shí)間一般晚 于對(duì)應(yīng)商業(yè)級(jí)器件 3-5 年，長(zhǎng)期落后于當(dāng)時(shí)最領(lǐng)先的器件 1-2 個(gè)代際， 10-15 年前的 FPGA 依然在航天器上廣 泛使用。然而，近兩年來，我們看到 FPGA 龍頭賽靈思加快了宇航
2023-11-09 14:09:46
概念和特點(diǎn)比較簡(jiǎn)單，沒有完全形成氣候。
賽靈思：重點(diǎn)布局深耕中國(guó)市場(chǎng)
賽靈思公司目前在中國(guó)內(nèi)地設(shè)有6家辦事處，公司很多項(xiàng)重要的區(qū)域性業(yè)務(wù)均以中國(guó)為基地。例如，亞太區(qū)技術(shù)支持中心設(shè)在上海。另外，針對(duì)
2023-11-08 17:19:01
。（2） 開發(fā)門檻高。
4、FPGA與MCU的區(qū)別是什么？
以你每天的晚餐為例，MCU就像一個(gè)能力非常強(qiáng)的超人，它一個(gè)人就能很好的完成的任務(wù)，比如買菜、洗菜、切菜、做飯。而FPGA則像很多普通人的一個(gè)集合
2023-11-03 10:29:05
基于紫光同創(chuàng)FPGA的多路視頻采集與AI輕量化加速的實(shí)時(shí)目標(biāo)檢測(cè)系統(tǒng)#2023集創(chuàng)賽#紫光同創(chuàng)#小眼睛科技助力紫光同創(chuàng)高校生態(tài)建設(shè)@小眼睛科技 獲獎(jiǎng)作品展示：華南理工大學(xué)+CR8_Pro隊(duì)
2023-11-02 17:51:00
為你的FPGA設(shè)計(jì)加加速，NIC、Router、Switch任意實(shí)現(xiàn)
優(yōu)秀的IC/FPGA開源項(xiàng)目(二)-NetFPGA
《優(yōu)秀的IC/FPGA開源項(xiàng)目》是新開的系列，旨在介紹單一項(xiàng)目，會(huì)比《優(yōu)秀
2023-11-01 16:27:44
是10秒時(shí)
{
t = 0; //t重新為0
}
P2 = ~0x08;//第一位
date = c[((t%1000)%100)%10];//第一位顯示t的個(gè)位數(shù)
delay();//延時(shí)
date
2023-10-31 07:23:57
OpenHarmony，加入OpenHarmony生態(tài)。
Unity****中國(guó)重磅推出支持OpenHarmony的游戲引擎-團(tuán)結(jié)引擎
作為Unity中國(guó)本土化進(jìn)程的加速器，團(tuán)結(jié)引擎以Unity 2022 LTS為
2023-10-23 16:15:58
使用 和|操作能對(duì)寄存器清零和置一而其他位保持不變，而595如何如此設(shè)置呢？
2023-10-20 07:52:20
推斷開發(fā)平臺(tái)，它可以幫助開發(fā)者在賽靈思的 FPGA 和自適應(yīng) SoC 上實(shí)現(xiàn)高效的 AI 應(yīng)用部署。它是一個(gè)強(qiáng)大而靈活的 AI 開發(fā)平臺(tái)，它可以讓您充分利用賽靈思硬件平臺(tái)的優(yōu)勢(shì)，實(shí)現(xiàn)高性能、低功耗
2023-10-14 15:34:26
C語言中為什么字符串通常都要多一位？
2023-10-08 08:32:40
接收的數(shù)據(jù)存入33H ~ 3FH需要顯示前11位怎么用最少的程序顯示出來下面的程序只顯示第一位（接收的第一位是A）后面顯示的是BCDEFGHIJK顯示的不是接收的數(shù)據(jù)
怎樣才能把里面的數(shù)據(jù)顯示出來
2023-09-27 08:18:05
SDK 是一種構(gòu)建在開源且被廣泛采用的 GStreamer 框架上的應(yīng)用框架。這種SDK 設(shè)計(jì)上支持跨
所有賽靈思平臺(tái)的無縫開發(fā)，包括賽靈思 FPGA、SoC、Alveo 卡，當(dāng)然還有 Kria
2023-09-26 15:17:29
用下面的算法，LCD1602顯示一個(gè)變量，按鍵按一次變量++，數(shù)值在99內(nèi)顯示正常，超過就顯示亂碼。比如按了123次，取十位的時(shí)候就是123/10=12.3這個(gè)運(yùn)算就不對(duì)了，不知道應(yīng)該怎么寫公式
2023-09-26 07:30:44
總決賽，斬獲殊榮！
本篇優(yōu)秀作品：2023集創(chuàng)賽全國(guó)總決賽紫光同創(chuàng)杯賽一等獎(jiǎng)獲獎(jiǎng)作品，來自東莞理工+BugMaker的內(nèi)容分享。
獲獎(jiǎng)作品：《基于紫光同創(chuàng)FPGA的圖像采集及AI加速》獲獎(jiǎng)隊(duì)伍： 東莞
2023-09-22 16:24:14
脫穎而出，一路沖刺到全國(guó)總決賽，斬獲殊榮！
本篇優(yōu)秀作品：2023集創(chuàng)賽全國(guó)總決賽紫光同創(chuàng)杯賽一等獎(jiǎng)獲獎(jiǎng)作品，來自北京郵電大學(xué)+逐日隊(duì)的內(nèi)容分享。
獲獎(jiǎng)作品：《多通道高性能視頻采集與加速系統(tǒng)》
獲獎(jiǎng)
2023-09-21 17:34:51
伍提交作品
OpenHarmony創(chuàng)新賽特別設(shè)立“創(chuàng)新激勵(lì)獎(jiǎng)”！
前100名按要求提交完整作品的參賽隊(duì)伍
即可獲得激勵(lì)獎(jiǎng)——?jiǎng)?chuàng)新賽周邊限定禮包一份！
PS：按照提交代碼倉的時(shí)間排序前100位，
賽事結(jié)束
2023-09-21 15:32:17
據(jù)中國(guó)電子院消息heps是中國(guó)最早的高能同步加速器光源，也是世界上亮度最高的第四代同步加速器光源之一，坐落于北京懷柔雁棲湖畔，正位于中國(guó)湖北“十三五”規(guī)劃的重大科技基礎(chǔ)設(shè)施。預(yù)計(jì)最早將于2019年開始建設(shè)，到2025年末啟動(dòng)。
2023-09-19 09:54:58743 并行編程。也正是因?yàn)槠淠苤苯訄?zhí)行verilog和systemverilog，所以這種芯片英文名稱叫做Emulator芯片，意為仿真器的硬件并行加速版本，可用于替代FPGA。
03-中國(guó)的“樹莓派
2023-09-18 15:02:32
電子發(fā)燒友網(wǎng)站提供《基于FPGA的加速基礎(chǔ)知識(shí).pdf》資料免費(fèi)下載
2023-09-18 10:12:20
0 電子發(fā)燒友網(wǎng)站提供《用賽靈思FPGA加速機(jī)器學(xué)習(xí)推斷.pdf》資料免費(fèi)下載
2023-09-15 15:02:171 電子發(fā)燒友網(wǎng)站提供《Rapanda流加速器-實(shí)時(shí)流式FPGA加速器解決方案.pdf》資料免費(fèi)下載
2023-09-13 10:17:120 和創(chuàng)新是我們堅(jiān)定不移的承諾。激勵(lì)并幫助每一位員工使他們?cè)谪?zé)任感，個(gè)人成長(zhǎng)及正直品格方面得到同步發(fā)展。以高品質(zhì)的產(chǎn)品及服務(wù)來贏得客戶的尊敬及忠誠(chéng)。 質(zhì)量方針
2023-09-13 09:51:49
一路同行 感恩有你 Open Day 瑞薩北京工廠“員工開放日”活動(dòng) 2023年8月25日 瑞薩北京工廠 舉辦了主題為 “一路同行 感恩有你”首屆員工開放日活動(dòng) ，來自公司各部門20多個(gè)家庭的家屬
2023-09-07 18:15:14394 
描述 Artix?-7 器件在單個(gè)成本優(yōu)化的 FPGA 中提供了最高性能功耗比結(jié)構(gòu)、 收發(fā)器線速、DSP 處理能力以及 AMS 集成。包含 MicroBlaze? 軟處理器和 1,066
2023-09-01 10:47:25
描述 Virtex?-7 FPGA 針對(duì) 28nm 系統(tǒng)性能與集成進(jìn)行了優(yōu)化，可為您的設(shè)計(jì)帶來業(yè)界最佳的功耗性能比架構(gòu)、DSP 性能以及 I/O 帶寬。 該系列可用于 10G 至 100G
2023-09-01 10:41:54
2023 年 RISC-V 中國(guó)峰會(huì)上，倪光南院士表示，“RISC-V 的未來在中國(guó)，而中國(guó)半導(dǎo)體芯片產(chǎn)業(yè)也需要 RISC-V，開源的 RISC-V 已成為中國(guó)業(yè)界最受歡迎的芯片架構(gòu)”。大家怎么看呢？
2023-08-26 14:16:43
上圖是NICE 接口的內(nèi)存通道,圖中內(nèi)存通道的讀寫數(shù)據(jù)位寬都是32bit，根據(jù)賽題要求，需要在協(xié)處理器中設(shè)計(jì)加速核心，掛靠NICE接口
我的預(yù)期：我所設(shè)計(jì)的加速核心需要更大的數(shù)據(jù)帶寬（比如
2023-08-12 07:40:33
等待刺激的輸入, 這些事件需要一位中繼處理員。 嵌入系統(tǒng)通常要求在啟動(dòng)時(shí)與設(shè)備硬件發(fā)生更直接的互動(dòng), 而不是用于普通計(jì)算機(jī)的程序撰寫軟件。 這是因?yàn)?: ? 嵌入系統(tǒng)可能沒有顯示, 因此程序員可能需要
2023-08-08 07:58:50
京微齊力采用ImaginationAI加速器，助力打造Avatar高端產(chǎn)品系列第一顆新型智能加速芯片，為不同行業(yè)用戶提供高性價(jià)比、強(qiáng)適配性的系統(tǒng)級(jí)平臺(tái)解決方案中國(guó)·北京-2023年7月11
2023-07-12 10:08:12250 
近日，全球知名科技研究機(jī)構(gòu)Omdia報(bào)告顯示，2022年全年，強(qiáng)力巨彩LED單元板產(chǎn)品出貨面積超120萬平方米，出貨面積及市場(chǎng)份額位列中國(guó)市場(chǎng)第一位，品牌和市場(chǎng)優(yōu)勢(shì)可見一斑。
2023-07-03 14:10:131041 第一部分 設(shè)計(jì)概述 /Design Introduction目前主流的目標(biāo)檢測(cè)算法都是用CNN來提取數(shù)據(jù)特征，而CNN的計(jì)算復(fù)雜度比傳統(tǒng)算 法高出很多。同時(shí)隨著CNN不斷提高的精度，其網(wǎng)絡(luò)深度與參數(shù)
2023-06-20 19:45:12
電子發(fā)燒友網(wǎng)站提供《如何使用HLS加速FPGA上的FIR濾波器.zip》資料免費(fèi)下載
2023-06-14 15:28:491 6 月 14 日，2023 思愛普中國(guó)峰會(huì) (SAP NOW) 將在北京盛大開啟。作為 SAP 戰(zhàn)略合作伙伴及峰會(huì)金牌贊助商，IBM 將深度參與到這場(chǎng)數(shù)字化盛宴中。思愛普中國(guó)峰會(huì)是 SAP 年度旗艦
2023-06-13 18:15:02428 
6月4日，正值2023中國(guó)國(guó)際信息通信展覽會(huì)開幕第一天，中國(guó)移動(dòng)北京公司（北京移動(dòng)）、中興通訊和多家產(chǎn)業(yè)伙伴共同參與了由中國(guó)工信出版?zhèn)髅郊瘓F(tuán)舉辦的“5G領(lǐng)航，智算京彩，北京領(lǐng)航城市創(chuàng)新論壇暨5G揚(yáng)帆
2023-06-06 09:25:02294 大家好，我的需求是將FPGA（賽靈思K7）采集的數(shù)據(jù)發(fā)送至工控機(jī)（Linux）,數(shù)據(jù)量為每秒5M字節(jié)，并解析工控機(jī)發(fā)送的控制指令（50字節(jié)/秒），有同個(gè)問題如下：
1.ARM選什么型號(hào)比較好
2023-06-02 18:25:04
，讓我們點(diǎn)亮精神火炬，致敬每一位科技工作者，一起為中國(guó)科技點(diǎn)贊！
下面就一起來看看在往屆華秋中國(guó)硬件創(chuàng)新大賽中涌現(xiàn)出的硬創(chuàng)先鋒吧~向他們致敬！
01
晶通半導(dǎo)體劉丹
個(gè)人簡(jiǎn)介：瑞士聯(lián)邦理工學(xué)院雙碩士
2023-06-01 13:47:41
線下渠道總?cè)藬?shù)已經(jīng)突破500人，先楫的高速發(fā)展離不開每一位開發(fā)者的參與及支持。 同時(shí)，也有這么幾位開發(fā)者大牛為我們的生態(tài)搭建做出了杰出的貢獻(xiàn)，不斷輸出以賦能社群的發(fā)展。 以下為先楫社區(qū)的杰出貢獻(xiàn)
2023-05-25 16:13:36
硬件創(chuàng)新創(chuàng)客大賽作為第十五屆中國(guó)深圳創(chuàng)新創(chuàng)業(yè)大賽福田預(yù)選賽區(qū)，同步啟動(dòng)項(xiàng)目招募工作，助推硬科技創(chuàng)新事業(yè)的發(fā)展，為中國(guó)智造貢獻(xiàn)力量。
# 深創(chuàng)賽報(bào)名流程
進(jìn)入報(bào)名系統(tǒng)（深創(chuàng)賽官網(wǎng)：https
2023-05-16 11:45:11
近日， 中國(guó)電信研究院成功研發(fā)業(yè)界首個(gè)支持RISC-V的云原生輕量級(jí)虛擬機(jī)TeleVM，并聯(lián)合賽昉科技在高性能RISC-V CPU IP——昉·天樞上完成了軟硬件協(xié)同測(cè)試驗(yàn)證。 測(cè)試結(jié)果顯示，相對(duì)于
2023-05-11 14:08:09
錯(cuò)誤、兩位錯(cuò)誤和其他錯(cuò)誤。請(qǐng)參閱下面的屏幕截圖。 然而，當(dāng)我在自定義 PCB 中將相同的參數(shù)值更改為更高的值時(shí)，我沒有得到任何一位和兩位錯(cuò)誤。請(qǐng)參閱下面的屏幕截圖； 如果我將此參數(shù)設(shè)置為必須的值，那么
2023-04-18 07:07:16
主要包括平頭哥、芯來、賽昉及睿思芯科等本土企業(yè)提供IP、編譯器、工具鏈等產(chǎn)品。設(shè)計(jì)環(huán)節(jié)包括海思、瑞芯微、兆易創(chuàng)新等眾多企業(yè)，應(yīng)用涵蓋MCU、邊緣計(jì)算芯片等領(lǐng)域，中國(guó)RISC-V產(chǎn)業(yè)聯(lián)盟目前也有了超過
2023-04-14 22:22:10
?！ ⊥ǔ?b class="flag-6" style="color: red">第一位符號(hào)位數(shù)為0是正，1是負(fù)?！ 》创a 反碼是在原碼的基礎(chǔ)上進(jìn)一步改進(jìn)，正數(shù)時(shí)反碼和原碼一樣，負(fù)數(shù)時(shí)原碼第一位不變，其他都變，就是反碼?！ ⊥ǔ?b class="flag-6" style="color: red">一個(gè)正數(shù)和自身對(duì)應(yīng)的負(fù)數(shù)的反碼互為補(bǔ)數(shù)。 補(bǔ)碼
2023-04-13 17:04:40
XA100 FPGA加速卡XA100是一款基于PCI Express總線架構(gòu)的高性能FPGA加速卡。該FPGA加速板卡基于Xilinx的高性能Kintex UltraScale FPGA設(shè)計(jì)，掛載2
2023-04-08 10:38:05
、通信、醫(yī)療、安防等工業(yè)領(lǐng)域，與6大主流工業(yè)處理器原廠強(qiáng)強(qiáng)聯(lián)合，包括德州儀器(TI)、恩智浦(NXP)、賽靈思(Xilinx)、全志科技、瑞芯微、紫光同創(chuàng)，產(chǎn)品架構(gòu)涵蓋ARM、FPGA、DSP
2023-03-31 16:19:06
我正在使用 GPIO 信號(hào)進(jìn)行芯片選擇。根據(jù)參考手冊(cè)，ECSPI 傳輸完成中斷不應(yīng)用作最后一位已移出的指示符。相反，應(yīng)該輪詢 XCH 標(biāo)志，但這似乎不起作用 - 如果我在 XCH 標(biāo)志變低后禁用
2023-03-30 08:29:43
齊聚深圳，共同探討電子行業(yè)發(fā)展新商機(jī)，把握中國(guó)經(jīng)濟(jì)市場(chǎng)新趨勢(shì)。作為本土“元器件電商”的“探索者”之一，華秋商城致力為全球電子產(chǎn)業(yè)創(chuàng)造價(jià)值，本次也受邀參與到活動(dòng)。在圓桌論壇環(huán)節(jié)中，華秋商城總經(jīng)理?xiàng)?b class="flag-6" style="color: red">思遠(yuǎn)
2023-03-24 15:55:16
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論