IBM利用交叉開關陣列復制人腦架構來掌管突觸，然后這些突觸會去學習哪些感官模式是與所渴望的運動控制輸出相對應。交叉開關陣列會藉由整合大規模的樹狀突扇入(fan-in)，而將神經元與傳感器輸入連結，接著輸出脈沖到軸突，將個別突觸連結饋入網絡中其他神經元。

　　“突觸是由交叉開關陣列所實現，其中垂直線是輸入樹突，水平線則是輸出軸突;”Modha解釋，“每個神經元會為了與其他神經元通訊而激發，其存儲器與處理器完全整合，不同于馮諾依曼架構的兩者分離。”

　　感知電腦將具備低功耗、與較慢時脈速度特性

　　據了解，最終的感知電腦雖然內含數十億神經元，卻只有當神經元激發時才會消耗功率，而且激發時的時脈速度是非常慢的10Hz。因此，整套人腦尺寸的感知電腦，可能只有鞋盒那么大，所消耗電力低于一千瓦。

　　IBM展示了兩款工作原型芯片，兩者都是完全數字化的，將在未來的感知電腦中以內核形式出現。屆時是在單芯片上整合數千個該種內核。“我們的芯片有個智能方面的關鍵進展，也就是它們都是數字化的，讓我們能先在超級電腦上進行模擬，再將結果移植到硅芯片上，使其具備可預測、決定性(deterministic)特點。”Modha表示。

　　這兩款原型各采用幾百萬的晶體管，來實現以單核控制256個神經。芯片面積小于4mm2，以IBM的45納米絕緣層上硅(SOI)CMOS工藝生產。兩顆測試用處理器內核唯一的不同處，在于它們所采用的互聯交叉開關陣列，一個是配置256k預編程(pre-programmable)突觸，一個是配置64k學習式(learning)突觸。

　　以上兩種芯片是在IBM的紐約州Fishkill晶圓廠制造，目前在該公司分別位于紐約州與加州圣荷西的TJ Watson研究中心與IBM研究中心進行測試。

　　在實際運作時，IBM的芯片會從經驗(有數種預設的學習參數)中學習。舉例來說，其中一種參數是神經元在整合多個輸入信息后激發的閾值水平(threshold level)。設定在低水平時，其速度可以加快但運作效能較粗糙;設定高水準時，速度較慢但運作效能較精細。

　　接著當神經元激發時，學習突觸會藉由在被使用時改變其權重做適應。IBM在其中實現了Donald Hebb規則，也就是神經元與神經元之間的某個突觸連結越常被使用，其導電性就會因為突觸權重降低而增加。反之，越少被用到的連結就會因為越高的權重，在神經網絡中幾乎消失。

　　IBM預期該公司所開發的感知電腦可應用在多樣化的領域，包括導航、機器視覺(machine vision)、模式識別、關聯存儲器(associative memory)與分類(classification)等等。到目前為止，它們已經教會了其中一顆芯片認識各種不同筆跡的草寫數字“7”，另一顆芯片則是學會如何與人類對打游戲機“Pong”并取得勝利。