電子發燒友網訊：在28納米產品和新平開發軟件平臺Vivado發布后，賽靈思并沒有停止新工藝開發的腳步。日前賽靈思宣布了其20納米的產品規劃。

　　賽靈思全球高級副總裁、亞太區執行總裁湯立人在媒體見面會上表示，雖然20納米工藝節點在過去一段時間成為了行業辯論的前沿和中心，但作為行業領導者，賽靈思正在積極地推動20納米的研發。

　　圖1：賽靈思全球副總裁湯立人認為20納米工藝技術將幫助賽靈思擴大競爭優勢

　　在應用方面，湯立人認為五大應用需求是主要的驅動因素：

　　（1）智能Nx100G-400G有線網絡；（2）采用智能自適應天線、認知無線電技術、基帶和回程設備的LTE高級無線基站；（3）高吞量、低功耗的數據中心存儲、高智能網絡和高度集成的低時延應用加速；（4）圖像/視頻處理以及面向新一代顯示、專業化攝像機、工廠自動化、高級汽車駕駛員輔助系統（ADAS）和監視系統的嵌入式視覺；（5）面向幾乎所有可以想象應用的尖端連接技術。

　　賽靈思推出第一個商業化的All Programmable 3D IC和SoC。新一代的器件被數百家客戶使用證明。下一代20納米的技術，同樣會應用到FPGA、3D IC和SoC三大類別，且主要是針對以上五大類別的應用。

　　圖2：賽靈思20納米的不同芯片瞄準了不同的目標市場

　　“新工藝的芯片代工伙伴會有一些變化，這與28納米一直在與TSMC合作不同。主要原因還是3D芯片的復雜度有關系，對于晶圓廠和封裝廠來說，這都是更大的挑戰。”湯立人副總裁，新采用的工藝與TSMC的28納米HPL工藝性能功耗比特征相似。

　　20納米的SoC將實現2倍的系統級性能、2倍的內存帶寬，50%的總功耗和1.5倍多的邏輯功能集成和關鍵系統建模。設計人員在高性能應用中，可以利用更高的速度架構及第二代專為系統而優化的SerDes。LTE無線、DSP和圖像/視頻應用的開發人員，可以利用其更快的DSP，RBAM和DDR4內在接口。

　　新一代20納米的3D IC也將繼續在28納米的基礎上提升性能，包括采用同構和異構（Heterogeneous）多核的架構。“下一代3D IC的邏輯容量擴展1.5倍或30-40M ASIC等效門的設計，和4倍的收發器帶寬，利用大于33GB/s的SerDes，最終可高達56GB/s。”

　　對于剛上市一年左右的28納米的芯片，不少客戶還處于新試用和適應階段，包括代理商在內的銷售和技術支持團隊在內，賽靈思還有很多要做的事。20納米技術中路線的宣布，固然跟可預見的市場驅動力因素有關系，但筆者認為競爭對手的原因應該是最重要的。

　　在A公司宣布明年將會量產20納米的芯片時，賽靈思提前在今年宣布其新一代20納米的芯片技術，既是作為一個市場策略上的回擊，保證其在技術上的領先地位，更多的卻可以看作是FPGA廠商對于處理器市場和SoC市場的一種提前切入。新的應用在ASIC和ASSP還沒有出現，或是還沒有優勢之前，FPGA廠商提前一步搶市場，這已經是未來的重要芯片策略了。

　　關于芯片發布的具體日期，湯立人副總裁沒有透露，但他回應了前陣子華為傳出采用更多的ASIC的看法【具體回應，瀏覽電子發燒友網報道：湯立人：華為采用ASIC替代FPGA系誤讀 】。湯立人表示，雖然華為可能采用的ASIC的數量在增加，但可以肯定的是采用的FPGA也一定是在增長的。