2013年12月10日，賽靈思全球高級副總裁湯立人先生專程到中國北京和深圳等地與各地媒體溝通， 隆重宣布賽靈思一個嶄新的產品系列 ——All Programmable UltraScale的正式面世。其中包括兩項重要內容：

　　1. 發布完整的20nm All Programmable UltraScale產品系列陣容，而且已經開始發貨其中一款器件， 并擁有相關文檔、選型表以及行業唯一SoC增強型設計套件Vivado的支持。

　　2. 宣布了一個新的創紀錄的突破性器件——擁有440萬邏輯單元的器件，其容量相比之前發布的全球最大容量器件Virtex-7 2000T翻了一番。

　　這兩項新的發布有何意義， 賽靈思人為何如此激動萬分地、驕傲無比地進行如此大張旗鼓的全球發布呢？我們又該如何理解此次發布呢？ 讓我們試著解讀一下：

　　解讀一： 新的UlstraScale產品陣容的發布，再次強化了其從28nm就開始的領先一代領導者地位

　　在28nm工藝節點，從2011年3月賽靈思發貨全球首個 28nm 器件 — Xilinx Kintex-7? 325T FPGA開始， Xilinx 是一路領先，用一個個行業第一的發布把競爭對手遠遠地拋在了身后，包括行業第一個HPL 工藝， 包括行業第一個雙ARM A9核 All Programmable So C， 包括行業第一3DIC， 行業第一個面向未來十年的All Programmable設計工具等。從40nm短暫的陰霾中勝利突圍，打破了競爭對手當時“后來居上”的美夢。28nm的收入也持續攀升， 在最近的兩個季度已經擁有70%以上的市場份額。無論從工藝還是收入各個方面，賽靈思在28nm領域已經實現了領先一代的優勢。

　　而在20nm工藝節點， 從7月的行業首個投片，11月的首個發貨，賽靈思走上了繼續領先一代的道路。

　　解讀二：新的產品陣容，加速了賽靈思也是FPGA取代ASIC/ASSP的步伐

　　賽靈思此次發布的大背景，建立在其從28nm就已經開始的從“可編程邏輯設計公司”到‘ALL PROGRAMMABLE” 公司的轉型戰略之下。 賽靈思的產品從單純的FPGA發展到了FPGA， 3D SoC， 超越了數字到模擬，超越了可編程硬件到軟件，超越了單芯片到3DIC。所有賽靈思芯片產品（如All Programmable FPGA、3D IC和SoC）的基礎構建模塊在28nm工藝節點已達到一個臨界閾值。這個閾值標志著FPGA無論從規模還是速度方面均已經發展到了足以實現整個系統的水平。在28nm工藝節點上，賽靈思的解決方案能夠取代整個ASSP和ASIC，這就是說賽靈思All Programmable器件配備合適的IP和軟件，能夠成為實現眾多最終產品所需的唯一重要集成電路器件。

　　然而28nm只是開始，取代ASIC/ASSP還需要更多突破， 其中最大的就是互聯問題， 而UlstraScale消除了互聯這一首要的瓶頸。 7月，當宣布行業首款20nm 器件投片的同時， 也宣布 20nm 將采用的全新架構——行業首個ASIC級架構UlstraScale。

　　作為FPGA的發明者， FPGA這個嶄新領域的開拓者， 賽靈思不僅引領著FPGA技術的發展， 也引領者應用拓展。它的戰略眼光早已超越了幾十個億的PLD市場和這個領域的競爭者，投向上百億美元的ASIC/ASSP 和嵌入式市場領域。由此可見，此次擁有ASIC級架構、ASIC級設計方案的All Programmable UltraScale 產品陣容的發布，是其戰略性加速進軍ASIC/ASSP市場的一個里程碑式成就。ASIC 級架構的器件，全新打造的All Programmable Vivado 設計套件，加上加速上市和提升了結果質量的一套UlstraScale 設計方法， 提供了媲美ASIC的優勢。 賽靈思怎能不驕傲和自豪呢？

　　解讀三：當我們看賽靈思的發布的時候， 大家很自然地會和其最近的競爭對手相比。但是，在比較的時候，請大家不僅僅只是比工藝。

　　今天的發布， 是一個加速取代ASIC/ASSP 的全新產品系列， 20nm工藝之外， 重點是ASIC級的優勢。 這個優勢是如何實現的呢？看下圖， UlstraScale ASIC級的架構， Vivado設計工具， 再加上UlstraFast設計方法， 三者的統一才實現了ASIC級的優勢。 而這三者的結合， 實際上也體現了賽靈思致力于支持更多工程師加速上市和實現差異化的方法和思路。

　　——ASIC級的架構是根本， 提供了ASIC級的性能， 支持海量的數據流， 同時消除了最大的互聯瓶頸。

　　——行業首個ASIC增強型工具套件Vivado，加速了集成和實現。 尤其是Vivado獨特的HLS （高層次綜合） 和IPI （ IP 集成器）， 通過C++語言自動轉化為RTL 和固化的IP讓之前只有硬件工程師的FPGA世界，為龐大的軟件工程師和系統工程師群體打開了大門。

　　——產品上市時間和成本很大程度上取決于開發人員如何運用工具解決新一代復雜性問題，因此賽靈思定義了一套All Programmable設計方法 —UlstraScale 設計方法。該方法涵蓋最佳實踐以及一系列項目規劃、開發板布局和器件規劃的項目表，同時能應對設計創建、實現和配置調試等諸多挑戰，從而幫助工程師提高了設計生產力與效率，加速了產品上市進程，并提升了結果質量（QoR）。

　　解讀四：新的產品系列的發布主要針對的是打造高性能的Smarter System。 28nm并不會因為這個發布而成為過去。實際上， 28nm真正上量是在2014年， 賽靈思融FPGA，SoC， 3DIC 為一體的28nm產品系列具有很長的生命周期， 至少15年都會長期存在。

　　解讀五：了解賽靈思產品戰略上的一個轉變， 從FPGA 到All Programmalbe 。從以前的單工藝節點只有ＦＰＧＡ，　發展到多種工藝共存，　三大產品系列（FPGA，SoC， 3DIC）共同發展。

　　Virtex UltraScale VU440為新一代生產和原型設計應用提供了5000萬個ASIC等效門，樹立了全新的行業標桿。20nm Virtex UltraScale器件還為400G MuxSAR、400G轉發器和400G MAC-to Interlaken 橋接器應用的單芯片實現方案提供了最高系統性能和帶寬。