Cadence設計系統公司日前宣布總部位于上海的無線通信基帶和RF處理器解決方案供應商展訊通信有限公司(以下簡稱：“展訊”) 已將其芯片設計流程成功遷移到Cadence Silicon Realization，并實現了其首款40納米低功耗GSM/GPRS/EDGE/TD-SCDMA/HSPA商用無線通信芯片的一次性流片成功。

　　作為中國最大的芯片設計公司之一，展訊一直秉承采用更好的可預測性和更高效的技術，使其產品能夠更快上市。通過采用Cadence Silicon Realization芯片實現流程為核心的EDA解決方案，展訊取得了產品快速上市的優勢。

　　“由于展訊處于競爭激烈的移動通信市場，因此高性價比，低功耗，優異的性能以及產品的快速上市等都是展訊關注的重點，”展訊通信有限公司董事長兼首席執行官李力游博士表示。“展訊需要一家與我們有共同理念的EDA公司，和我們一起創造并推出差異化的系統級芯片解決方案。Cadence芯片實現流程對我們來說是一個理想的選擇。40nm芯片的一次性流片成功表明我們在3G通信行業擁有領先的技術、世界級的設計團隊以及高效和高質量的產品開發流程。”

　　展訊采用的以Cadence Silicon Realization芯片實現流程為核心的EDA工具，包括Encounter Digital Implementation System、RTL Compiler、Conformal Low Power、Incisive Enterprise Simulator、Encounter Test、Encounter Timing System、Virtuoso Custom Design、Multi-mode Simulation、QRC Extraction、Encounter Power System與可制造性設計技術。

　　“憑借我們獨特的芯片實現流程，Cadence在生產效率與盈利性方面為移動通信設備供應商提供了顯著的優勢，”Cadence首席戰略官兼高級副總裁黃小立博士說。“我們很高興2G 和3G 無線通信市場領先的芯片設計公司之一——展訊采用Cadence解決方案規范其設計流程，并且已經取得了初步的成功。”