基于μPD795的CCD相機系統中驅動電路的設計

0 引 言

　　電荷耦合器件(CCD)是一種轉換式圖像傳感器，是以電荷作為信號的MOS型半導體器件。其基本結構是一種密排的MOS電容器，能夠存儲由入射光在CCD光敏單元激發而產生的電荷，并且能在適當的時鐘脈沖驅動下，把存儲的電荷以電荷包的形式定向傳輸轉移，從而完成從光信號到電信號的轉換。CCD具有體積小、質量輕、功耗小、工作電壓低和抗燒毀等特點，在分辨率、動態范圍、靈敏度等方面的優越性也是很多其他器件無法比擬的，目前CCD器件已經廣泛地應用到各種各樣的成像系統中，成為現代電子學和現代測試技術中最活躍的傳感器之一。

　　電荷耦合器件不同于普通的MOS型半導體器件，它需要在較復雜的驅動脈沖下才能正常工作。在CCD應用技術中，用于產生CCD驅動時序的設計，是CCD數據采集電路設計的關鍵之一。產生驅動時序的方法多種多樣，常用的有下面幾種：EPROM方法、直接數字電路驅動方法、單片機、專用IC等，各有優缺點。由于CPLD的集成度高，在速度和時序控制上具有較大的優勢，而且在電路設計完成后，可以根據需要將CPLD邏輯重新編程，因此選用CPLD來設計CCD的驅動時序是一種不錯的選擇。目前，大多數CCD工作時序設計都是采用CPLD來實現和完成的。

　　1μPD795結構原理及驅動時序

　　1．1 μPD795結構原理

　　μPD795是NEC公司生產的高靈敏度、低暗電流、具有內置放大電路和采樣保持電路的線陣CCD圖像傳感器。它內部包含一列1 024像元的光敏二極管和兩列525位的電荷轉移寄存器?？梢怨ぷ髟? V驅動(脈沖)和12 V電源條件下。同時μPD795具有出色的光電特性，很高的轉移效率，達到了99．996％。主要由三個模塊組成：表面積分單元，用于產生電荷信號；CCD移位寄存器，用于電荷信號轉移；輸出放大器，將電荷信號轉換成電壓信號。

　　結構原理圖如圖1所示，封裝形式為20腳DIP。中間一排是由光敏二極管構成的光敏陣列，有效單元為1 024位，其作用是接收外界的光信號，并轉換為相應的電荷信號，光敏陣列兩側分別為轉移柵和電荷轉移寄存器，在傳輸門時鐘信號φTGO的作用下，像元的光電信號分別轉移到位于其兩側的CCD轉移柵。而后CCD的MOS電容中的電荷信號在φIO的作用下從輸出端口串行輸出。

　　1．2 驅動時序分析

　　CCD器件需要三路以上的驅動時序脈沖。各驅動脈沖必須嚴格滿足相位時序要求，才能保證CCD器件正常工作。該芯片正常工作需要四路脈沖，分別為電荷轉移寄存器時鐘φIO、復位時鐘φRO、采樣保持時鐘φSHO以及傳輸門時鐘φTGO。他們之間的時序關系如圖2所示。

　　CCD的驅動時序是一組周期性且關系比較復雜的脈沖信號，它是影響CCD器件的信號處理能力、轉移效率、信噪比等性能的一個重要因素。常規的驅動電路設計有以下幾種方法：面陣CCD通常采用相應的專用驅動IC，但是難以調試，而且無法適應于其他CCD器件；線陣CCD可采用數字電路驅動、單片機I／O口驅動，或者選用可編程邏輯器件針對特定器件的驅動時序要求完成驅動電路設計。為了使CCD器件在各種光強信號下正常工作，需要設置不同的積分時間和相應的驅動脈沖，傳統的單一驅動脈沖無法滿足工作要求，必須設計一種可提供多種驅動脈沖的電路。

　　2 系統框圖

　　整個驅動電路系統可以分為四個部分；如圖3所示，包括脈沖發生電路、分頻電路、控制與分頻電路以及脈寬調制電路。脈沖發生電路可由74LS00和7．5 MHz的晶振以及相應的阻容電路組成，該部分相對簡單，電阻和電容的數目也不多。分頻電路可選用D觸發器／JK觸發器，如 74LS(HC)74，74LS(HC)76，均帶置位、清零端，較易控制；采用同步計數器74LS163實現邏輯功能，該計數器為四位二進制可編程計數器。當然也可以采用82C54(10MHz可編程)。控制電路由μPD4011，μPD4012，μPD4013以及74LS27組成。μPD4011作為外部控制信號可以起到調整頻率的作用。脈寬調制電路由與非門、或非門和帶有直接清零功能的二進制同步計數器組成。

?　　3 驅動電路

　　CCD 圖像傳感器的驅動。簡言之就是通過驅動電路產生CCD正常工作所需的特定脈沖。為了產生如圖2所示的各路驅動脈沖以及滿足傳感器的小型化和工作速度的要求。采用復雜可編程邏輯器件CPLD實現其邏輯功能是一個較好的選擇。CPLD是基于乘積項結構，可實現各種邏輯運算．全硬件結構，具有極大的靈活性和通用性，使用方便，硬件測試和實現快捷，開發效率高，成本低，上市時間短，技術維護簡單，工作可靠性好等優點。在該設計中，μPD795所需的驅動脈沖是在 Max+PlusⅡ環境下完成設計并編譯、校驗后在線下載到CPLD器件內部，實現邏輯功能。實際的驅動電路的原理結構圖如圖4所示。該例中的驅動電路并不復雜，所用的器件也有限。但若驅動脈沖種數繼續增加，則電路的復雜程度也要成比例增加。該設計中采用EPM7064SLC44-7，該芯片由64個宏單元組成，是Altera公司生產的MAX7000S系列中芯片的一種，可以實現在線編程。在Max+PlusⅡ環境下進行了仿真，得到了滿意的結果后進行了硬件設計。

　　4 實驗結果

　　對制作PCB板用示波器和邏輯分析儀進行了測試，測量檔位為2 μs，測量CCD驅動波形φIO，φRO，φSHO如圖5所示?？v坐標中低電平為0 V，高電平為5 V。

　　5 結 語

　　時序電路中的CPLD，除提供CCD正常工作所需的時序外，還保留了部分引腳和功能模塊，可以作為增加某些新功能的需要。從該驅動電路與信號處理單元及上位機和顯示器構成的完整線陣CCD相機系統，以及從實測波形數據來看。該驅動電路在實際使用中穩定可靠，達到了設計前的要求，這說明用CPLD構成線陣 CCD相機驅動電路是一種切實可行的方案。