精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統消息
      • 評論與回復
      VIP于 到期 續費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術視頻
      • 寫文章/發帖/加入社區
      會員中心
      創作中心
      發布
      創作活動

      完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>

      3天內不再提示

      OMAP3503 應用處理器

      數據：

      描述

      設備基于增強型OMAP 3架構。

      OMAP 3架構旨在提供一流的視頻，圖像和圖形處理足以支持以下內容：

      • 流媒體視頻
      • 視頻會議
      • 高分辨率靜止圖像

      該設備支持高級操作系統（HLOS），例如：

      • Linux®
      • Windows®CE
      • Android ™

      此OMAP設備包括高性能移動產品所需的最先進的電源管理技術。

      以下子系統是設備的一部分：

      • 基于ARM Cortex-A8微處理器的微處理器單元（MPU）子系統
      • 用于支持顯示的3D圖形加速的PowerVR SGX子系統（僅限OMAP35設備）
      • 支持多種格式的相機圖像信號處理器（ISP）和連接到各種圖像傳感器的接口選項
        • 顯示子系統具有多種并發圖像處理功能，以及支持各種顯示器的可編程接口。顯示子系統還支持NTSC和PAL視頻輸出。
      • 3級（L3）和4級（L4）互連，為多個啟動器提供高帶寬數據傳輸到內部和外部存儲器控制器以及打開芯片外設
        •

      該器件還提供：

      • 全面的電源和時鐘管理方案，可實現高性能，低功耗運行，以及超低功耗待機功能。該器件還支持SmartReflex自適應電壓控制。這種用于自動控制模塊工作電壓的電源管理技術可降低有功功耗。
      • 使用封裝上封裝（POP）實現的存儲器堆疊功能（僅限CBB和CBC封裝）

      OMAP35器件采用515引腳s-PBGA封裝（CBB后綴），515引腳s-PBGA封裝（CBC后綴）和423引腳s-PBGA封裝（CUS后綴）。 CUS包中沒有CBB和CBC包的某些功能。 （有關封裝差異，請參見表1-1）。

      本數據手冊介紹了OMAP35應用處理器的電氣和機械規格。除非另有說明，否則本數據手冊中的信息適用于OMAP35應用處理器的商用和擴展溫度版本。本數據手冊由以下部分組成：

      • 第2節：端子描述：分配，電氣特性，多路復用和功能描述
      • 第3節：電氣特性：電源域，工作條件，功耗和直流特性
      • 第4節：時鐘規范輸入和輸出時鐘，DPLL和DLL
      • 第5節：視頻Dac規范
      • 第6節：時序要求和開關特性
      • 第7節：封裝特性：可用封裝的熱特性，器件命名和機械數據

      特性

      • OMAP3 Devices:
        • OMAP™ 3 Architecture
        • MPU Subsystem
          • Up to 720-MHz ARM® Cortex™-A8 Core
          • NEON™ SIMD Coprocessor
        • PowerVR® SGX™ Graphics Accelerator
          • Tile-Based Architecture Delivering up to 1 MPoly/sec
          • Universal Scalable Shader Engine: Multi-threaded Engine Incorporating Pixel and Vertex Shader Functionality
          • Industry Standard API Support: OpenGLES 1.1 and 2.0, OpenVG1.0
          • Fine-Grained Task Switching, Load Balancing, and Power Management
          • Programmable High-Quality Image Anti-Aliasing
        • Fully Software-Compatible with ARM9™
        • Commercial and Extended Temperature Grades
      • ARM Cortex-A8 Core
        • ARMv7 Architecture
          • TrustZone®
          • Thumb®-2
          • MMU Enhancements
        • In-Order, Dual-Issue, Superscalar Microprocessor Core
        • NEON Multimedia Architecture
        • Over 2x Performance of ARMv6 SIMD
        • Supports Both Integer and Floating-Point SIMD
        • Jazelle® RCT Execution Environment Architecture
        • Dynamic Branch Prediction with Branch Target Address Cache, Global History Buffer, and 8-Entry Return Stack
        • Embedded Trace Macrocell (ETM) Support for Noninvasive Debug
      • ARM Cortex-A8 Memory Architecture:
        • -KB Instruction Cache (4-Way Set-Associative)
        • -KB Data Cache (4-Way Set-Associative)
        • -KB L2 Cache
      • 112KB of ROM
      • 64KB of Shared SRAM
      • Endianess:
        • ARM Instructions – Little Endian
        • ARM Data – Configurable
      • External Memory Interfaces:
        • General Purpose Memory Controller (GPMC)
          • 16-Bit-Wide Multiplexed Address and Data Bus
          • Up to 8 Chip-Select Pins with 128-MB Address Space per Chip-Select Pin
          • Glueless Interface to NOR Flash, NAND Flash (with ECC Hamming Code Calculation), SRAM, and Pseudo-SRAM
          • Flexible Asynchronous Protocol Control for Interface to Custom Logic (FPGA, CPLD, ASICs, and so forth)
          • Nonmultiplexed Address and Data Mode (Limited 2-KB Address Space)
      • System Direct Memory Access (sDMA) Controller (32 Logical Channels with Configurable Priority)
      • Camera Image Signal Processor (ISP)
        • CCD and CMOS Imager Interface
        • Memory Data Input
        • BT.601 (8-Bit) and BT.656 (10-Bit) Digital YCbCr 4:2:2 Interface
        • Glueless Interface to Common Video Decoders
        • Resize Engine
          • Resize Images From 1/4x to 4x
          • Separate Horizontal and Vertical Control
      • Display Subsystem
        • Parallel Digital Output
          • Up to 24-Bit RGB
          • HD Maximum Resolution
          • Supports Up to 2 LCD Panels
          • Support for Remote Frame Buffer Interface (RFBI) LCD Panels
        • 2 10-Bit Digital-to-Analog Converters (DACs) Supporting:
          • Composite NTSC and PAL Video
          • Luma and Chroma Separate Video (S-Video)
        • Rotation 90-, 180-, and 270-Degrees
        • Resize Images From 1/4x to 8x
        • Color Space Converter
        • 8-Bit Alpha Blending
      • Serial Communication
        • 5 Multichannel Buffered Serial Ports (McBSPs)
          • 512-Byte Transmit and Receive Buffer (McBSP1, McBSP3, McBSP4, and McBSP5)
          • 5-KB Transmit and Receive Buffer (McBSP2)
          • SIDETONE Core Support (McBSP2 and McBSP3 Only) For Filter, Gain, and Mix Operations
          • Direct Interface to I2S and PCM Device and TDM Buses
          • 128-Channel Transmit and Receive Mode
        • Four Master or Slave Multichannel Serial Port Interface (McSPI) Ports
        • High-, Full-, and Low-Speed USB OTG Subsystem (12- and 8-Pin ULPI Interface)
        • High-, Full-, and Low-Speed Multiport USB Host Subsystem
          • 12- and 8-Pin ULPI Interface or 6-, 4-, and 3-Pin Serial Interface
        • One HDQ™/1-Wire® Interface
        • UARTs (One with Infrared Data Association [IrDA] and Consumer Infrared [CIR] Modes)
        • Three Master and Slave High-Speed Inter-Integrated Circuit (I2C) Controllers
      • Removable Media Interfaces:
        • Three Multimedia Card (MMC)/Secure Digital (SD) with Secure Data I/O (SDIO)
      • Comprehensive Power, Reset, and Clock Management
        • SmartReflex™ Technology
        • Dynamic Voltage and Frequency Scaling (DVFS)
      • Test Interfaces
        • IEEE 1149.1 (JTAG) Boundary-Scan Compatible
        • ETM Interface
        • Serial Data Transport Interface (SDTI)
      • 12 32-Bit General-Purpose Timers
      • 2 32-Bit Watchdog Timers
      • 1 32-Bit 32-kHz Sync Timer
      • Up to General-Purpose I/O (GPIO) Pins (Multiplexed with Other Device Functions)
      • 5-nm CMOS Technologies
      • Package-On-Package (POP) Implementation for Memory Stacking (Not Available in CUS Package)
      • Discrete Memory Interface
      • Packages:
      • 1.8-V I/O and 3.0-V (MMC1 Only),

        Note: These are default Operating Performance Point (OPP) voltages and could be optimized to lower values using SmartReflex AVS.

      參數 與其它產品相比 AM3x

       
      Arm MHz (Max.)
      Serial I/O
      Graphics Acceleration
      DRAM
      Operating Temperature Range (C)
      Approx. Price (US$)
      OMAP3503 OMAP3515
      720     720    
      USB
      I2C
      McBSP
      McSPI
      UART          		 USB
      I2C
      McBSP
      McSPI
      UART    
        1 3D    
      LPDDR     LPDDR    
      -40 to 105
      0 to 90          		 -40 to 105
      0 to 90    
      23.00 | 1ku     26.52 | 1ku    

      方框圖 (2)


      技術文檔

      數據手冊（1）
      元器件購買 OMAP3503 相關庫存

      相關閱讀