CDCM7005-SP 3.3V 高性能抗輻射 V 類時鐘同步器和抖動消除器

數(shù)據(jù)： CDCM7005-SP 3.3-V High Performance Rad-Tolerant Class V, Clock Synchronizer and Jitter Cleaner 數(shù)據(jù)表

描述

CDCM7005-SP是一款高性能，低相位噪聲和低偏移時鐘同步器，可同步VCXO（壓控晶體振蕩器）或VCO（電壓）受控振蕩器）頻率到兩個參考時鐘之一。可編程預(yù)分頻器M和反饋分頻器N和P為參考時鐘與VC（X）O的頻率比提供高度靈活性，如VC（X）O_IN /PRI_REF =（N×P）/M或VC （X）O_IN /SEC_REF =（N×P）/M。

VC（X）O_IN時鐘工作頻率高達2 GHz。通過選擇外部VC（X）O和環(huán)路濾波器組件，可以調(diào)整PLL環(huán)路帶寬和阻尼系數(shù)，以滿足不同的系統(tǒng)要求。

CDCM7005-SP可以鎖定兩個參考時鐘之一輸入（PRI_REF和SEC_REF），支持頻率保持模式和快速頻率鎖定，可實現(xiàn)故障安全和增加系統(tǒng)冗余。 CDCM7005-SP的輸出是用戶可定義的，可以是最多五個LVPECL輸出或多達10個LVCMOS輸出的任意組合。 LVCMOS輸出成對排列（Y0A：Y0B，Y1A：Y1B，Ω），因此每對具有相同的頻率。但每個輸出可以單獨反轉(zhuǎn)和禁用。內(nèi)置同步鎖存器確保所有輸出均為低輸出偏移同步。

所有器件設(shè)置，如輸出信號，分頻器值，輸入選擇等等，均可通過SPI（3線串行）進行編程外圍接口）。 SPI允許單獨控制器件設(shè)置。

器件工作在3.3 V環(huán)境中，工作溫度范圍為-55°C至125°C（T _case）。

特性

高性能LVPECL和LVCMOS PLL
時鐘同步器
兩個參考時鐘輸入（主要和輔助次級）時鐘）用于冗余支持
手動或自動選擇
接受LVCMOS輸入頻率高達200 MHz
VCXO_IN時鐘同步到其中一個參考時鐘
VCXO_IN頻率高達2 GHz（LVPECL）
輸出可以是LVPECL和LVCMOS的組合（最多五個差分LVPECL輸出或高達10個LVCMOS輸出）
輸出頻率可通過x1，/2，/3，/4，
/6，/8，/16在每個輸出上選擇

低相位噪聲PLL內(nèi)核
可編程相位偏移（PRI_REF和
SEC_REF到輸出）
模擬和數(shù)字PLL鎖定指示
為單個< - 提供VBB偏置電壓輸出br>結(jié)束輸入信號（VCXO_IN）
頻率保持過模式改善故障保護操作
上電控制強制LVPECL輸出為三態(tài) - V狀態(tài)_CC＆lt; 1.5 V
SPI可控設(shè)備設(shè)置
3.3 V電源
高性能52針陶瓷四方扁平封裝（HFG）
耐輻射：50 kRad（Si）TID
QML-V合格，SMD 5962-07230
軍用溫度范圍：?? 55°C至125°CT _case
工程評估（/EM）樣品可用^（1）

參數(shù) 與其它產(chǎn)品相比?時鐘抖動清除器

?
Number of Outputs
Output Level
Output Frequency (Min) (MHz)
Output Frequency (Max) (MHz)
Input Level
Supply Voltage (Min) (V)
Supply Voltage (Max) (V)
Features
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
?

CDCM7005-SP
5 ? ?
LVCMOS LVPECL ? ?
0 ? ?
1500 ? ?
LVCMOS (REF_CLK) LVPECL (VCXO_CLK) ? ?
3 ? ?
3.6 ? ?
Programmable Delay ? ?
Space ? ?
-55 to 125 25 Only ? ?
CFP ? ?
See datasheet (CFP) ? ?