DS90CR483A發(fā)送器將48位CMOS /TTL數(shù)據(jù)轉(zhuǎn)換為8個(gè)LVDS（低壓差分信號）數(shù)據(jù)流。鎖相發(fā)送時(shí)鐘通過第九LVDS鏈路與數(shù)據(jù)流并行發(fā)送。發(fā)送時(shí)鐘的每個(gè)周期48比特的輸入數(shù)據(jù)被采樣和發(fā)送。 DS90CR484A接收器將LVDS數(shù)據(jù)流轉(zhuǎn)換回48位CMOS /TTL數(shù)據(jù)。在112MHz的發(fā)送時(shí)鐘頻率下，以每LVDS數(shù)據(jù)信道672Mbps的速率發(fā)送48位TTL數(shù)據(jù)。使用112MHz時(shí)鐘，數(shù)據(jù)吞吐量為5.38Gbit /s（672Mbytes /s）。

數(shù)據(jù)線的多路復(fù)用可大幅減少電纜數(shù)量。長距離并行單端總線通常需要每個(gè)有源信號接地線（并且具有非常有限的噪聲抑制能力）。因此，對于48位寬的數(shù)據(jù)和一個(gè)時(shí)鐘，最多需要98個(gè)導(dǎo)體。有了這個(gè)Channel Link芯片組，只需要19個(gè)導(dǎo)體（8個(gè)數(shù)據(jù)對，1個(gè)時(shí)鐘對和至少1個(gè)接地）。這使得電纜寬度減少了80％，從而節(jié)省了系統(tǒng)成本，減少了連接器的物理尺寸和成本，并且由于電纜尺寸較小而降低了屏蔽要求。

48個(gè)CMOS /TTL輸入可以支持各種信號組合。例如，6個(gè)8位字或5個(gè)9位（字節(jié)+奇偶校驗(yàn)）和3個(gè)控制。

DS90CR483A /DS90CR484A芯片組比上一代Channel Link器件有所改進(jìn)，并提供更高的帶寬支持和更長的時(shí)間有三個(gè)增強(qiáng)區(qū)域的電纜驅(qū)動器。為了增加帶寬，最大時(shí)鐘速率增加到112 MHz，并提供8個(gè)串行LVDS輸出。通過用戶可選擇的預(yù)加重功能增強(qiáng)了電纜驅(qū)動，在過渡期間提供額外的輸出電流以抵消電纜負(fù)載效應(yīng)。還提供了逐周期的可選DC平衡，以減少ISI（符號間干擾）。通過預(yù)加重和DC平衡，在電纜的接收器端提供低失真的眼圖。增加了電纜偏移校正功能，可以校對長至+/- 1 LVDS數(shù)據(jù)位時(shí)間（高達(dá)80 MHz時(shí)鐘頻率）的雙絞線偏移長電纜。這三項(xiàng)增強(qiáng)功能可以驅(qū)動長度超過5米的電纜。

芯片組是解決與寬高速TTL接口相關(guān)的EMI和電纜尺寸問題的理想方法。

有關(guān)詳細(xì)信息，請參閱此數(shù)據(jù)表的部分。