LVX273包含帶獨立D輸入和Q輸出的八個邊緣觸發D型觸發器。共用緩沖時鐘（CP）和主復位（MR＃）輸入負載并同時重置（清零）所有觸發器。寄存器完全為邊沿觸發。每個D輸入的狀態在低電平至高電平時鐘轉換前的一個設置時間內傳輸到對應的觸發器的Q輸出。所有輸出將被強制為低電平，由MR＃輸入的一個低電壓電平決定，與時鐘或數據輸入無關。該設計對于僅要求原碼輸出的應用非常有用，時鐘和主重置由所有存儲元件共用。輸入容許電壓達7V，允許5V系統到3V系統的連接。