Xilinx?7系列FPGA包括四個FPGA系列，可滿足整個系統(tǒng)要求，包括低成本，小尺寸，成本敏感的大批量應(yīng)用程序，可滿足最苛刻的超高端連接帶寬，邏輯容量和信號處理能力高性能的應(yīng)用程序。
7系列FPGA建立在先進(jìn)的高性能，低功耗（HPL），28 nm高k金屬柵極（HKMG）工藝技術(shù)之上，可實現(xiàn)I / O帶寬2.9 Tb / s，200萬邏輯單元容量和5.3 TMAC / s DSP極大地提高了系統(tǒng)性能，而功耗卻降低了50％與上一代設(shè)備相比，它的功能強大，可以提供ASSP和ASIC的完全可編程替代方案。

功能特征

1、基于可配置為分布式存儲器的真實6輸入查找表（LUT）技術(shù)的高級高性能FPGA邏輯。
2、具有內(nèi)置FIFO邏輯的36 Kb雙端口Block RAM，用于片上數(shù)據(jù)緩沖。
3、高性能SelectIO?技術(shù)，支持DDR3接口速度高達(dá)1,866 Mb / s。
4、內(nèi)置的多千兆位收發(fā)器的高速串行連接從600 Mb / s到最大速率高達(dá)6.6 Gb / s，最高可達(dá)28.05 Gb / s，提供了特殊的低功耗模式，針對芯片間接口進(jìn)行了優(yōu)化。
5、用戶可配置的模擬接口（XADC），包含雙12位1MSPS模數(shù)轉(zhuǎn)換器，具有片上散熱和
供應(yīng)傳感器。
6、具有25 x 18乘法器，48位累加器和預(yù)加器的DSP Slice用于高性能過濾，包括優(yōu)化的對稱
系數(shù)濾波。
7、強大的時鐘管理磁貼（CMT），結(jié)合了鎖相功能環(huán)路（PLL）和混合模式時鐘管理器（MMCM）模塊實現(xiàn)高電平精度和低抖動。
8、使用MicroBlaze?處理器快速部署嵌入式處理。
9、PCIExpress?（PCIe）集成塊，最多x8 Gen3端點和根端口設(shè)計。
10、多種配置選項，包括對商品存儲器，具有HMAC / SHA-256的256位AES加密身份驗證以及內(nèi)置的SEU檢測和更正。
11、低成本，引線鍵合，裸芯片倒裝芯片和高信號完整性倒裝芯片封裝，可輕松實現(xiàn)家族成員之間的遷移相同的包裝。所有封裝均無鉛且已選定封裝為Pb選項。
12、設(shè)計用于28 nm的高性能和最低功耗，HKMG，HPL工藝，1.0V核心電壓工藝技術(shù)和0.9V內(nèi)核電壓選項可實現(xiàn)更低的功耗。