（文章來源：粵訊）

Agilex是Agile（敏捷）和Flexible（靈活）兩個詞語的結合體，而這兩個特點也正是現代FPGA技術最為核心的兩大要點。英特爾在2015年時就承諾說未來會根據不同的客戶需求提供不同點5的異構架構，包括：分立的CPU＋FPGA、封裝集成的CPU＋FPGA、以及將Intel CPU／FPGA／ARM三者進行管芯集成的FPGA。

理由是顯而易見的。通過集成，不但能夠降低延時，提高效能和性能／瓦，更可以統一處理器和FPGA之間的工具流程，為不同的性能需求提供更廣泛的體系結構支持。4年之后，Agilex FPGA通過異構架構，實現了對不同制程工藝、不同邏輯單元之間的集成，在靈活性和定制化方面實現了突破。

根據英特爾2月份的基準測試，Agilex在最大時鐘速率（Fmax）上比Stratix 10提高了40％，而總能耗降低高達40％。此外，Agilex還具有高達40 TFLOP的DSP性能（FP16配置）和92 TOP DSP性能（INT8配置）。坦率的說，僅憑異構架構這一點，Agilex FPGA其實是無法實現上述性能指標的，那么，Agilex FPGA中還隱藏著哪些不為人知的“黑科技”呢？

對于英特爾這樣擁有“端到端”解決方案的半導體巨頭來說，擁有先進的半導體制程技術和封裝技術，是構建領先產品的基礎與關鍵。在架構日以及隨后的CES 2019展上，英特爾相繼展示了覆蓋云到端的10納米產品，包括“Ice Lake”PC 處理器、“Lakefield”客戶端平臺、“Snow Ridge”網絡系統芯片、“Ice Lake”英特爾至強可擴展處理器，以及被外界視為繼2018年推出的嵌入式多芯片互連橋接（EMIB）封裝技術之后，又一個具備“里程碑”意義的創新突破——“Foveros”3D封裝技術。

為了確保性能的一致性，Agilex FPGA器件核心的FPGA邏輯結構芯片同樣采用了英特爾10納米芯片制程技術構建，這也是目前世界上最先進的FinFET制程技術之一。同時，Agilex還融合了英特爾專有嵌入式多芯片互連橋接（EMIB）集成的 3D 異構系統級封裝（SiP）技術，它提供了一種高性能、低成本的方法，有助于將Chiplets和FPGA邏輯結構芯片集成至相同的封裝中。

Agilex FPGA的邏輯結構芯片采用了第二代英特爾HyperFlex架構，除了與第一代架構一樣，在整個核心結構中都使用額外的寄存器Hyper－Registers外，二代架構還提升了整體結構性能，同時最大限度地降低了功耗，其中最顯著的一項改進是在超級寄存器中添加了高速旁路。

而Chiplets是一種物理IP模塊，可通過封裝級集成方法和標準化接口集成其他Chiplets。借助Chiplets這種混合搭配模式，收發器數量不再受通道數量的限制。設計人員要想增加或減少收發器通道數量，只需添加所需的收發器Chiplets即可，無需重新布局芯片以集成不同數量的通道。僅此一項，英特爾就將單個收發器通道的速度從58Gbps提升到112Gbps。

在數據中心里作為CPU的硬件加速器，用來加速深度學習的模型訓練、金融計算、網絡功能卸載等各類應用，是當前FPGA的一個主要應用場景。但該領域亟待解決的核心問題之一，就是緩存一致性。換句話說，就是必須要明確CPU與硬件加速器之間的內存互聯協議。

今年3月，英特爾宣布聯合微軟、阿里、思科、戴爾EMC、Facebook、谷歌、惠普企業HPE和華為等公司，共同推出一個全新的互聯標準，取名為Compute Express Link（CXL），應用目標鎖定互聯網數據中心、通信基礎設施、云計算與云服務等領域，而這也正是FPGA大顯身手的重要平臺。

為了確保高性能在線處理和處理器負載加速，英特爾Agilex FPGA支持最新一代高性能處理器接口，包括PCIe Gen 5和CXL，并將成為首款采用Xeon可擴展處理器的一致的高速緩存和內存互聯結構的FPGA。