利用FPGA實(shí)現(xiàn)雙口RAM的設(shè)計(jì)及應(yīng)用
概述：為了在高速采集時(shí)不丟失數(shù)據(jù)，在數(shù)據(jù)采集系統(tǒng)和
2010-04-16 14:08:36
11323 
NoC的內(nèi)部由一組行和列組成，它們?cè)谡麄€(gè)FPGA邏輯陣列中將網(wǎng)絡(luò)數(shù)據(jù)流量從水平和垂直方向上進(jìn)行分發(fā)。
2020-06-03 16:55:081430 
Achronix 在其最新基于臺(tái)積電（TSMC）7nm FinFET工藝的Speedster7t FPGA器件中包含了革命性的創(chuàng)新型二維片上網(wǎng)絡(luò)（2D NoC）。
2020-08-21 14:44:57696 Speedster7t架構(gòu)中的2D NoC提供了從邏輯陣列的可編程邏輯到位于I/O環(huán)中的高速接口子系統(tǒng)的高帶寬連接，用于連接到片外資源。
2021-07-07 16:31:311863 
創(chuàng)新的二維片上網(wǎng)絡(luò)（2D NoC）來(lái)處理這些高帶寬數(shù)據(jù)流。Achronix的FPGA中特有的2D NoC實(shí)現(xiàn)是一種創(chuàng)新，它與用可編程邏輯資源來(lái)實(shí)現(xiàn)2D?NoC的傳統(tǒng)方法相比，有哪些創(chuàng)新和價(jià)值呢？本白皮書(shū)討論了這兩種實(shí)現(xiàn)2D NoC的方法，并提供了一個(gè)示例設(shè)計(jì)，以展示與軟2D NoC實(shí)現(xiàn)相比，
2022-04-21 18:02:565750 
只有在腦海中建立了一個(gè)個(gè)邏輯模型，理解FPGA內(nèi)部邏輯結(jié)構(gòu)實(shí)現(xiàn)的基礎(chǔ)，才能明白為什么寫(xiě)Verilog和寫(xiě)C整體思路是不一樣的，才能理解順序執(zhí)行語(yǔ)言和并行執(zhí)行語(yǔ)言的設(shè)計(jì)方法上的差異。在看到一段簡(jiǎn)單程序的時(shí)候應(yīng)該想到是什么樣的功能電路。
2022-08-25 11:12:00739 2D NoC如同在FPGA可編程邏輯結(jié)構(gòu)上運(yùn)行的高速公路網(wǎng)絡(luò)一樣，為FPGA外部高速接口和內(nèi)部可編程邏輯的數(shù)據(jù)傳輸提供了超高帶寬。
2021-11-11 14:20:142760 
背光區(qū)域調(diào)節(jié)技術(shù)2D區(qū)域調(diào)光的優(yōu)點(diǎn)2D區(qū)域調(diào)光面臨的難題及機(jī)遇
2021-02-26 08:21:12
FPGA 內(nèi)部詳細(xì)架構(gòu)FPGA 芯片整體架構(gòu)1.可編程輸入輸出單元（IOB）（Input Output Block）2.可配置邏輯塊（CLB）（Configurable Logic Block）3.
2021-07-30 08:10:06
刪除高扇出 nets。因此，如果您正在開(kāi)發(fā)基于FPGA的高速設(shè)計(jì)，即使不是數(shù)字射頻應(yīng)用，您有必要盡快下載和閱讀上述白皮書(shū)以開(kāi)始您的設(shè)計(jì)—— “利用賽靈思All Programmable FPGA 和 SoC 實(shí)現(xiàn)高速無(wú)線電設(shè)計(jì)”。
2017-02-10 17:10:32
FPGA實(shí)現(xiàn)高速FFT處理器的設(shè)計(jì)介紹了采用Xilinx公司的Virtex - II系列FPGA設(shè)計(jì)高速FFT處理器的實(shí)現(xiàn)方法及技巧。充分利用Virtex - II芯片的硬件資源,減少?gòu)?fù)雜邏輯,采用
2012-08-12 11:49:01
FPGA（Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列）是一種特殊的集成電路，其內(nèi)部結(jié)構(gòu)由大量的可配置邏輯塊和互連線組成。FPGA可以通過(guò)編程來(lái)實(shí)現(xiàn)各種數(shù)字系統(tǒng)功能
2024-01-26 10:03:55
排列于芯片四周；可編程內(nèi)部互連包括各種長(zhǎng)度的連線線段和一些可編程連接開(kāi)關(guān),它們將各個(gè)可編程邏輯塊或I/O塊連接起來(lái),FPGA在可編程邏輯塊的規(guī)模,內(nèi)部互連線的結(jié)構(gòu)和采用的可編程元件上存在較大的差異.較
2020-08-28 15:41:47
兩種技術(shù)實(shí)現(xiàn)。并發(fā)是指重復(fù)分配計(jì)算資源，使得多個(gè)模塊之間可以同時(shí)獨(dú)立進(jìn)行計(jì)算。 FPGA的基本特點(diǎn) 1）采用FPGA設(shè)計(jì)ASIC電路，用戶(hù)不需要投片生產(chǎn)，就能得到合用的芯片。 2）FPGA可
2020-10-26 14:35:32
通道主要提供邏輯塊、宏單元、輸入/輸出引腳間的互連網(wǎng)絡(luò)。輸入/輸出塊（I/O塊）提供內(nèi)部邏輯到器件I/O引腳之間的接口。FPGA ：FPGA（Field Programmable Gate Array
2023-02-23 15:24:55
NoC在高端FPGA的應(yīng)用是什么？NoC給Speedster 7t FPGA帶來(lái)的優(yōu)勢(shì)有哪些？
2021-06-17 11:12:26
。為了解決這一問(wèn)題，Achronix 在其最新基于臺(tái)積電（TSMC）7nm FinFET 工藝的 Speedster7t FPGA 器件中包含了革命性的創(chuàng)新型二維片上網(wǎng)絡(luò)（2D NoC）。這種 2D
2020-09-07 15:25:33
在超高速數(shù)據(jù)采集方面，FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）有著單片機(jī)和DSP所無(wú)法比擬的優(yōu)勢(shì)。FPGA時(shí)鐘頻率高，內(nèi)部時(shí)延小，目前器件的最高工作頻率可達(dá)300MHz；硬件資源豐富，單片集成的可用門(mén)數(shù)達(dá)1000萬(wàn)門(mén)；全部控制邏輯由硬件資源完成，速度快，效率高；組成形式靈活，可以集成外圍控制、譯碼和接口電路。
2019-08-02 06:51:33
ＡDSP－２１０６５Ｌ的片內(nèi)RAM來(lái)中轉(zhuǎn)，然后再完成高速緩存到海量緩存的數(shù)據(jù)傳輸，具體做法如圖４所示。 ＡDSP內(nèi)部開(kāi)設(shè)有１ｋ３２ｂｉｔ的RAM塊構(gòu)成中轉(zhuǎn)區(qū)，可利用外部口ＤＭＡ通道０進(jìn)行A/D高速緩存到片內(nèi)
2020-12-04 15:59:14
Arm?CoreLink? NI?710AE片上網(wǎng)絡(luò)互連是一種高度可配置的AMBA?兼容系統(tǒng)級(jí)互連，可實(shí)現(xiàn)汽車(chē)和工業(yè)應(yīng)用的功能安全。使用NI?710AE，您可以創(chuàng)建一個(gè)非相干互連，該互連針對(duì)SoC
2023-08-08 06:24:43
的7nmFinFET工藝，其架構(gòu)采用革命性的新型2D片上網(wǎng)絡(luò)（NoC），獨(dú)創(chuàng)的機(jī)器學(xué)習(xí)處理器矩陣（MLP），并利用高帶寬GDDR6控制器、400G以太網(wǎng)和PCIExpressGen5接口，在保障ASIC級(jí)別性能的同時(shí)
2021-07-07 08:00:00
第41章 STM32F429的LTDC應(yīng)用之LCD漢字顯示和2D圖形顯示本章教程為大家講解LTDC應(yīng)用中最基本的漢字顯示和2D圖形顯示功能實(shí)現(xiàn)。目錄第41章 STM32F429的LTDC應(yīng)用之LCD
2021-08-10 07:24:07
【作者】：李旺遠(yuǎn);王長(zhǎng)山;【來(lái)源】：《計(jì)算機(jī)與現(xiàn)代化》2010年03期【摘要】：隨著芯片集成度的提高,基于片上系統(tǒng)[1](SoC)的片上網(wǎng)絡(luò)(NoC)已成為芯片設(shè)計(jì)的重點(diǎn)。隨著IP核的增多,節(jié)點(diǎn)和鏈
2010-04-22 11:35:04
的FPGA資源可以看成是“無(wú)限”的，因此可以將一個(gè)大的DNN模型分解成若干小部分，每個(gè)小部分可以完整映射到單個(gè)FPGA上實(shí)現(xiàn)，然后各部分再通過(guò)高速數(shù)據(jù)中心網(wǎng)絡(luò)互連。這樣不僅保證了低延時(shí)與高帶寬的性能要求，也
2019-08-11 04:00:00
）來(lái)實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一 個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來(lái)驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O,由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用 金屬連線互相連接或
2019-08-11 04:30:00
高速主機(jī)接口，用于與服務(wù)器軟件進(jìn)行數(shù)據(jù)交互。上述所有模塊均通過(guò)具有高帶寬的NoC實(shí)現(xiàn)互連。GNN內(nèi)核微架構(gòu)在開(kāi)始討論GNN內(nèi)核的微架構(gòu)之前，有必要先回顧一下GraphSAGE算法。其內(nèi)層循環(huán)的聚合和合
2021-09-25 17:20:41
互聯(lián)網(wǎng)絡(luò)，如何在傳統(tǒng)二維平面結(jié)構(gòu)電子插件的三維空間上實(shí)現(xiàn)光通信，而目前的研究已經(jīng)深入到VLSI器件的內(nèi)部。目前發(fā)展最快的多級(jí)光互連交換系統(tǒng)是自由空間光互連交換網(wǎng)絡(luò)。這主要有兩個(gè)方面的原因：1）自由空間光
2016-01-29 09:17:10
求大佬分享一款不錯(cuò)的基于FPGA超高速雷達(dá)住處實(shí)時(shí)采集存儲(chǔ)系統(tǒng)
2021-04-15 06:56:25
你好，我正在使用帶有AD6676-EBZ高速adc的定制FPGA平臺(tái)。該邏輯包含JESD24B IP。我想將VIO范圍用于眼圖。但我真的不明白它是如何運(yùn)作的。我發(fā)現(xiàn)2D眼睛掃描邏輯提供了通過(guò)axi4
2020-07-30 10:24:35
基于FPGA的超高速FFT硬件實(shí)現(xiàn)介紹了頻域抽取基二快速傅里葉運(yùn)算的基本原理；討論了基于FPGA達(dá)4 096點(diǎn)的大點(diǎn)數(shù)超高速FFT硬件系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)方法，當(dāng)多組大點(diǎn)數(shù)進(jìn)行FFT運(yùn)算時(shí)，利用FPGA
2009-06-14 00:19:55
。 2 輸入輸出接口研究 Virtex Ⅱ－PRO系列是在Virtex Ⅱ系列FPGA的基礎(chǔ)上，嵌入了高速I/O接口和IBM PowerPC處理器，它能實(shí)現(xiàn)超高帶寬的系統(tǒng)芯片設(shè)計(jì)，支持LVDS
2018-12-18 10:22:18
在FPGA 上設(shè)計(jì)一個(gè)高性能、靈活的、面積小的通信體系結(jié)構(gòu)是一項(xiàng)巨大的挑戰(zhàn)。大多數(shù)基于FPGA 的片上網(wǎng)絡(luò)都是運(yùn)行在一個(gè)單一時(shí)鐘下。隨著FPGA 技術(shù)的發(fā)展，Xilinx 公司推出了Virtex-4
2019-08-21 06:47:43
機(jī)載視頻圖形顯示系統(tǒng)主要實(shí)現(xiàn)2D圖形的繪制，構(gòu)成各種飛行參數(shù)畫(huà)面，同時(shí)疊加實(shí)時(shí)的外景視頻。由于FPGA具有強(qiáng)大邏輯資源、豐富IP核等優(yōu)點(diǎn)，基于FPGA的嵌入式系統(tǒng)架構(gòu)是機(jī)載視頻圖形顯示系統(tǒng)理想的架構(gòu)
2019-06-24 06:07:53
基于FPGA的通用高速串行互連協(xié)議設(shè)計(jì)基于FPGA的通用高速串行互連協(xié)議設(shè)計(jì)
2012-08-11 15:46:52
一秒鐘的意義得到了升華。汪博士和他的同事們成功的創(chuàng)造出了壓縮超高速攝影（CUP）相機(jī)，這是目前全球拍攝速度最快的2D相機(jī)，其每秒能夠拍攝高達(dá)1,000億幀畫(huà)面，而典型的傻瓜相機(jī)每秒僅能拍攝2至15幀畫(huà)面
2018-09-11 11:21:58
】：CNKI:SUN:HZLG.0.2010-03-010【正文快照】：為解決蟲(chóng)孔交換機(jī)制下的隊(duì)列頭阻塞問(wèn)題,大多數(shù)片上網(wǎng)絡(luò)(NoC)[1～3]采用了虛通道技術(shù)[4,5],利用該技術(shù)能減少隊(duì)列頭阻塞的次數(shù)
2010-04-22 11:34:25
高速連續(xù)數(shù)據(jù)采集系統(tǒng)的背景及功能是什么？如何利用FPGA實(shí)現(xiàn)高速連續(xù)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)？FPGA在高速連續(xù)數(shù)據(jù)采集系統(tǒng)中的應(yīng)用有哪些？
2021-04-08 06:19:37
如何利用FPGA實(shí)現(xiàn)一個(gè)ROM FPGA片內(nèi)ROM測(cè)試實(shí)驗(yàn)
2021-03-03 06:47:23
本文研究設(shè)計(jì)了一種基于高速隔離芯片的高速串行隔離型ADC。該數(shù)字隔離型ADC頻帶寬，延時(shí)小，穩(wěn)定性高并且電路結(jié)構(gòu)簡(jiǎn)單。利用FPGA作為控制器，很好地實(shí)現(xiàn)了模數(shù)轉(zhuǎn)換和隔離傳輸。
2021-05-06 06:38:57
邏輯結(jié)構(gòu)之上運(yùn)行的高速公路網(wǎng)絡(luò)一樣，為FPGA外部高速接口和內(nèi)部可編程邏輯的數(shù)據(jù)傳輸提供了大約高達(dá)27Tbps的超高帶寬。作為Speedster7t FPGA器件中的重要創(chuàng)新之一，2D NoC為FPGA
2020-10-20 09:54:00
NoC為FPGA設(shè)計(jì)提供了哪些優(yōu)勢(shì)？NoC在FPGA內(nèi)部邏輯互連中發(fā)揮的作用是什么？如何利用片上高速網(wǎng)絡(luò)創(chuàng)新地實(shí)現(xiàn)FPGA內(nèi)部超高帶寬邏輯互連？
2021-06-17 11:35:28
影響著系統(tǒng)開(kāi)發(fā)人員在機(jī)械和電氣方面的板級(jí)設(shè)計(jì)工作。裸片、芯片封裝和電路板構(gòu)成了一個(gè)緊密連結(jié)的系統(tǒng)，在這個(gè)系統(tǒng)中，要完全實(shí)現(xiàn)FPGA的功能，需要對(duì)PCB板進(jìn)行精心設(shè)計(jì)。
2019-08-20 07:33:53
再利用FET5718核心板控制超高速雙通道ADC進(jìn)行數(shù)據(jù)采集,并實(shí)現(xiàn)動(dòng)態(tài)波形繪制顯示,硬件設(shè)計(jì)需要如何進(jìn)行資源分配,可以達(dá)到顯示不丟失數(shù)據(jù)的性能. ADC 為24bit 采樣率 為256K~1Mhz需要提供高速同步時(shí)鐘獲取數(shù)據(jù).硬件設(shè)計(jì)可以實(shí)現(xiàn)嗎?
2022-11-21 12:10:01
介紹了利用現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化方法。重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了采用ALTERA公司的ACEX系列FPGA芯片EP1K30TC進(jìn)行直接數(shù)字頻率合成的VHDL源程序。
2021-04-30 06:29:00
。ECP5 FPGA支持與ASIC、ASSP和應(yīng)用處理器實(shí)現(xiàn)互連，并具備優(yōu)化的I/O和體系架構(gòu)。增強(qiáng)的嵌入式DSP塊和高度并行的FPGA邏輯架構(gòu)為計(jì)算密集型協(xié)處理功能提供了所需的高性能支持。ECP5 FPGA
2020-10-21 11:53:02
前言FPGA 可以實(shí)現(xiàn)高速硬件電路，如各種時(shí)鐘，PWM，高速接口，DSP計(jì)算等硬件功能。這是Cortex-M 處理器軟件無(wú)法比擬的。要實(shí)現(xiàn)FPGA 的邏輯設(shè)計(jì)，對(duì)于嵌入式系統(tǒng)工程師又是比較復(fù)雜和具有
2021-12-21 06:13:49
網(wǎng)絡(luò)連接到USB主機(jī)。本文將探討其設(shè)計(jì)方法，可以在FPGA或ASIC系統(tǒng)中實(shí)現(xiàn)高效高速USB 2.0接口。圖1 基于USB的分布式***采集系統(tǒng) 在介紹整合通用串行總線接口到FPGA或ASIC系統(tǒng)的各種
2012-11-22 16:11:20
。 解析FPGA的片上資源使用情況 如何分析FPGA芯片上的組合邏輯（LUT）和時(shí)序邏輯（REG）的利用率。 一、如何得到LUT與REG的使用比例我們先看一個(gè)FPGA工程的編譯結(jié)果
2019-06-17 09:03:28
數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來(lái)實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，FPGA和CPLD還可以使用LVDS輸入、簡(jiǎn)單的電阻電容(RC)電路和一些FPGA或CPLD的數(shù)字邏輯單元實(shí)現(xiàn)共模功能，從而構(gòu)建模數(shù)轉(zhuǎn)換器(ADC)。
2019-08-19 06:15:33
本文利用CORDIC算法在FPGA上實(shí)現(xiàn)了高速自然對(duì)數(shù)變換器。
2021-04-30 06:05:22
本文提出了一種基于FPGA的NoC驗(yàn)證平臺(tái)。詳細(xì)討論了該驗(yàn)證平臺(tái)中FPGA硬件平臺(tái)和NoC軟件的基本功能，并闡述了TG／R，MPU，MPI以及NoC軟件的可重用性等特點(diǎn)。通過(guò)一個(gè)實(shí)例仿真驗(yàn)證的結(jié)果說(shuō)明了該驗(yàn)證平臺(tái)的基本功能和優(yōu)越性。
2021-05-06 07:20:48
288bit的原始數(shù)據(jù)模式（Raw data mode）。 用戶(hù)可以通過(guò)這288bit的信號(hào)進(jìn)行邏輯直連或者自定義協(xié)議互連。圖3利用2D NoC進(jìn)行內(nèi)部邏輯互連在NoC的每個(gè)交叉點(diǎn)上都有兩個(gè)網(wǎng)絡(luò)接入點(diǎn)
2020-05-12 08:00:00
實(shí)時(shí)處理，因而帶來(lái)了對(duì)FPGA等硬件數(shù)據(jù)處理加速器的需求。如圖1所示。在這樣的數(shù)據(jù)高速增長(zhǎng)的情況下，用于傳輸數(shù)據(jù)的網(wǎng)絡(luò)帶寬和處理數(shù)據(jù)所需要的算力也必須急速增長(zhǎng)。傳統(tǒng)的CPU已經(jīng)越來(lái)越不堪重負(fù)，所以用硬件加速
2021-12-21 08:00:00
的讀寫(xiě)效率最后，我們測(cè)試一下7t1500上GDDR6控制器的讀寫(xiě)效率，所有的測(cè)試結(jié)果基于仿真數(shù)據(jù)。因?yàn)?t1500包含了片上網(wǎng)絡(luò)（NoC），并且NoC已經(jīng)實(shí)現(xiàn)了仲裁，時(shí)鐘域轉(zhuǎn)換的邏輯，我們用三個(gè)用戶(hù)邏輯
2021-12-22 08:00:00
的 7nm FinFET 工藝，其架構(gòu)采用革命性的新型 2D 片上網(wǎng)絡(luò) （NoC），獨(dú)創(chuàng)的機(jī)器學(xué)習(xí)處理器矩陣 （MP），并利用高帶寬 GDDR6 控制器、400G 以太網(wǎng)和 PCI Express
2020-10-20 09:48:39
好久沒(méi)發(fā)帖了，最近比較忙也比較急，求推薦16位以上高速AD芯片
2019-06-19 04:36:14
請(qǐng)問(wèn)這樣的2D數(shù)組怎么創(chuàng)建代表什么意思
2019-09-02 15:51:55
采用片上網(wǎng)絡(luò)（NoC）的新型FPGA數(shù)據(jù)架構(gòu)賦能5G網(wǎng)絡(luò)和數(shù)據(jù)中心智能網(wǎng)卡（SmartNIC）設(shè)計(jì)方案
2021-02-22 08:01:25
ADC 及DAC 的DRFM 系統(tǒng)得到廣泛應(yīng)用[1～4 ]。本文利用GaAs MESFET 全離子注入非自對(duì)準(zhǔn)常規(guī)工藝設(shè)計(jì)了用于3bit 相位體制DRFM 系統(tǒng)的單片超高速相位體制ADC。測(cè)試結(jié)果表明
2019-07-09 06:57:23
，如果大家想在對(duì)話(huà)框上面繪制2D圖形的話(huà)，可以將STemWin的2D繪制函數(shù)放在對(duì)話(huà)框回調(diào)函數(shù)中的WM_PAINT消息中實(shí)現(xiàn)。 這里跟大家講一下如何利用uCGUIBulder4.0在對(duì)話(huà)框上面繪制簡(jiǎn)單的橫線和豎線。60.1.1 第一步：建立如下界面
2016-10-18 11:33:49
最重要的提升帶寬的方法，這也是推動(dòng)數(shù)據(jù)中心網(wǎng)絡(luò)高速發(fā)展的原始動(dòng)力。隨著物理層單鏈路達(dá)到 112Gbps ,數(shù)據(jù)中心網(wǎng)絡(luò)將會(huì)在絡(luò)系統(tǒng)設(shè)計(jì)、設(shè)備整機(jī)設(shè)計(jì)、關(guān)鍵組件設(shè)計(jì)多個(gè)方面面臨巨大的信號(hào)完整性的挑戰(zhàn)
2022-09-28 10:43:13
與FPGA中的普通路由相比，使用片上網(wǎng)絡(luò)來(lái)互連DSP48A會(huì)降低性能嗎？以上來(lái)自于谷歌翻譯以下為原文Will the use of network on chip to interconnect
2019-06-28 09:39:03
無(wú)誤,則寫(xiě)入為該接口分配的PL4模塊中的FIFO,否則丟棄。為了充分利用帶寬，PL4接口把MAC幀劃分為數(shù)據(jù)片（以64字節(jié)或MAC幀尾之前數(shù)據(jù)為一片）調(diào)度輸出，并采用帶內(nèi)控制字的形式指示幀頭、數(shù)據(jù)、幀尾
2019-04-29 07:00:07
手勢(shì)功能并與2D PCAP多點(diǎn)觸摸設(shè)計(jì)實(shí)現(xiàn)無(wú)縫結(jié)合而言，GestIC技術(shù)可謂是一款復(fù)雜性極低的解決方案。利用這一方案，設(shè)計(jì)人員現(xiàn)在可以輕松地結(jié)合2D和3D用戶(hù)界面技術(shù)來(lái)建立易用的創(chuàng)新應(yīng)用。” 2D/3D觸摸與手勢(shì)開(kāi)發(fā)工具包（DV102014）現(xiàn)已開(kāi)始供應(yīng)。
2018-11-07 10:45:56
《Fundamentals of Computer Graphics》翻譯（三）：隱式2D直線
2019-09-03 12:19:29
介紹了頻域抽取基二快速傅里葉運(yùn)算的基本原理；討論了基于FPGA達(dá)4 096點(diǎn)的大點(diǎn)數(shù)超高速FFT硬件系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)方法，當(dāng)多組大點(diǎn)數(shù)進(jìn)行FFT運(yùn)算時(shí)，利用FPGA內(nèi)部大容量存儲(chǔ)資源，采
2009-04-26 18:33:08
26 片上網(wǎng)絡(luò)（Network-on-Chip, NoC）以網(wǎng)絡(luò)互連結(jié)構(gòu)代替?zhèn)鹘y(tǒng)總線結(jié)構(gòu)，很好地解決了片上高性能計(jì)算資源之間的通信瓶頸問(wèn)題。路由器是實(shí)現(xiàn)NoC 的重要基礎(chǔ)部件，本文在分析國(guó)內(nèi)外相關(guān)
2009-12-14 09:37:3834 介紹了一種基于FPGA 的超高速數(shù)據(jù)采集與處理系統(tǒng)，給出了系統(tǒng)實(shí)現(xiàn)的方案，并詳細(xì)闡述了各硬件電路的具體構(gòu)成。對(duì)系統(tǒng)軟件功能做了簡(jiǎn)要介紹，并利用嵌入式邏輯分析儀對(duì)該超高
2010-01-20 16:03:2758 比較了多種DSP芯片的互連性能,給出了一種簡(jiǎn)單高性能DSP網(wǎng)絡(luò)結(jié)構(gòu)。針對(duì)構(gòu)成DSP網(wǎng)絡(luò)通訊接口的鏈路口,分析其基本特點(diǎn),并且提出了在FPGA中實(shí)現(xiàn)的設(shè)計(jì)原理。最后給出了設(shè)計(jì)仿真圖和
2010-07-27 16:46:4622 高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來(lái)實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺(tái)中多路高
2010-09-22 08:29:4181 分析當(dāng)前高速互連網(wǎng)絡(luò)中同時(shí)存在的TCP/IP, GAMMA, InfiniBand, SCI 等技術(shù)的實(shí)現(xiàn)機(jī)制，介紹RapidIO 高性能總線技術(shù)。研究RapidIO 協(xié)議和MPC8548 處理器的相關(guān)技術(shù)，提出在RapidIO 高速互連網(wǎng)
2010-09-22 08:35:1120 隨著FPGA設(shè)計(jì)復(fù)雜度的增加,傳統(tǒng)測(cè)試方法受到限制。在高速集成FPGA測(cè)試中，其內(nèi)部信號(hào)的實(shí)時(shí)獲取和分析比較困難。介紹了Quartus II中SingalTap II嵌入式邏輯分析器的使用，并給出一個(gè)
2010-12-17 15:25:1716 針對(duì)基于軟件仿真片上網(wǎng)絡(luò)NoC（Network on Chip）效率低的問(wèn)題，提出基于FPGA的NoC驗(yàn)證平臺(tái)構(gòu)建方案。該平臺(tái)集成可重用的流量產(chǎn)生器TG（Traffic Generation）,流量接收器TR（Traffic Receiver）
2011-01-04 16:24:3812 基于漢明碼的糾錯(cuò)原理.根據(jù)對(duì)64位數(shù)據(jù)進(jìn)行檢糾錯(cuò)處理的需要，設(shè)計(jì)一個(gè)利用8位校驗(yàn)碼，以實(shí)現(xiàn)該功能的算法邏輯，并通過(guò)FPGA實(shí)現(xiàn)。
2011-09-15 15:14:581382 
基于FPGA的通用高速串行互連協(xié)議設(shè)計(jì)。
2016-05-11 09:46:0118 DSP與FPGA高速的數(shù)據(jù)傳輸有三種常用接口方式: EMIF, HPI 和 McBSP 方式。而采用 EMIF 接口方式, 利用 FPGA ( 現(xiàn)場(chǎng)可編程邏輯門(mén)陣列) 設(shè)計(jì) FIFO的接口電路，即可實(shí)現(xiàn)高速互聯(lián)。
2017-02-11 14:16:102487 
為了能夠靈活地驗(yàn)證和實(shí)現(xiàn)自主設(shè)計(jì)的基于NoC的多核處理器，縮短NoC多核處理器的設(shè)計(jì)周期，提出了設(shè)計(jì)集成4片Virtex-6—550T FPGA的NoC多核處理器原型芯片設(shè)計(jì)／驗(yàn)證平臺(tái)。分析和評(píng)估
2017-11-22 09:15:014137 本文提出的基于FPGA的NoC驗(yàn)證平臺(tái)在仿真速度方面是一般基于HDL的軟件仿真的16 000倍，而基于PC機(jī)編寫(xiě)的NoC軟件更增強(qiáng)了該平臺(tái)的靈活性和實(shí)用性。
2019-04-13 11:33:472053 
了革命性的新型二維片上網(wǎng)絡(luò)（2D NoC）。2D NoC如同在FPGA可編程邏輯結(jié)構(gòu)上運(yùn)行的高速公路網(wǎng)絡(luò)一樣，為FPGA外部高速接口和內(nèi)部可編程邏輯的數(shù)據(jù)傳輸提供了超高帶寬（~27Tbps
2020-03-04 15:59:391517 Achronix 最新基于臺(tái)積電（TSMC）的7nm FinFET工藝的Speedster7t FPGA器件包含了革命性的新型二維片上網(wǎng)絡(luò)（2D NoC）。
2020-05-04 09:43:00593 Achronix 最新基于臺(tái)積電（TSMC）的7nm FinFET工藝的Speedster7t FPGA器件包含了革命性的新型二維片上網(wǎng)絡(luò)（2D NoC）。
2020-05-28 10:27:12527 
在數(shù)字系統(tǒng)互連設(shè)計(jì)中，高速串行/O技術(shù)取代傳統(tǒng)的并行/O技術(shù)成為當(dāng)前發(fā)展的趨勢(shì)。與傳統(tǒng)并行丨/技術(shù)相比，串行方案提供了更大的帶寬、更遠(yuǎn)的距離、更低的成本和更高的擴(kuò)展能力，克服了并行l(wèi)/O設(shè)計(jì)存在的缺陷在實(shí)際設(shè)計(jì)應(yīng)用中，采用現(xiàn)場(chǎng)可編程門(mén)陣列FPGA實(shí)現(xiàn)高速串行接口是一種性?xún)r(jià)比較高的技術(shù)途徑。
2020-08-24 17:28:0015 可編程邏輯結(jié)構(gòu)上運(yùn)行的高速公路網(wǎng)絡(luò)一樣，為FPGA外部高速接口和內(nèi)部可編程邏輯的數(shù)據(jù)傳輸提供了超高帶寬。 2. 2D NoC給Speedster 7t FPGA帶來(lái)的優(yōu)勢(shì) 日益增長(zhǎng)的數(shù)據(jù)加速需求對(duì)硬件平臺(tái)
2021-11-12 09:21:221777 
片上網(wǎng)絡(luò)(2D NoC)來(lái)處理這些高帶寬數(shù)據(jù)流。Achronix的FPGA中特有的2D NoC實(shí)現(xiàn)是一種創(chuàng)新，它與用可編程邏輯資源來(lái)實(shí)現(xiàn)2D NoC的傳統(tǒng)方法相比，有哪些創(chuàng)新和價(jià)值呢?本白皮書(shū)討論
2022-04-21 09:27:351044 Achronix Speedster7t FPGA除了在外圍Hard IP上都采用目前業(yè)內(nèi)領(lǐng)先的大帶寬高速率IP，在內(nèi)部的可編程邏輯的架構(gòu)中也做了大量的優(yōu)化去進(jìn)一步提高內(nèi)部可編程邏輯的性能，從而適配
2022-07-05 15:37:41924 的數(shù)據(jù)傳輸帶寬以及 存儲(chǔ)器 帶寬。但是在FPGA內(nèi)部，可編程邏輯部分隨著工藝提升而不斷進(jìn)步的同時(shí)，內(nèi)外部數(shù)據(jù)交換性能的提升并沒(méi)有那么明顯，所以FPGA內(nèi)部數(shù)據(jù)的交換越來(lái)越成為數(shù)據(jù)傳輸?shù)钠款i。 為了解決這一問(wèn)題，Achronix 在其? 基于臺(tái)積電（TSMC）7nm FinFET工藝
2023-04-18 11:30:06300 NoC是相對(duì)于SoC的新一代片上互連技術(shù)，從計(jì)算機(jī)發(fā)展的歷史可以看到NoC 必將是SoC 之后的下一代主流技術(shù)
2023-07-13 15:56:43635 
2023年9月18日， 由傳智驛芯科技和Arteris聯(lián)合舉辦的技術(shù)研討會(huì)——“利用創(chuàng)新NoC技術(shù)駕馭復(fù)雜的片上系統(tǒng)（SoC）設(shè)計(jì)” 在深圳成功舉辦。西安交通大學(xué)任鵬舉教授，Arteris中國(guó)
2023-09-18 18:17:53325 
可以商用的集成全域硬2D NoC的FPGA器件，以每通道512Gbps的速率和超過(guò)2Tbps的總帶寬來(lái)與所有系統(tǒng)接口和FPGA邏輯陣列互連。
2023-11-24 16:19:45185
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論