通常情況下，時鐘的分頻在FPGA設計中占有重要的地位，在此就簡單列出分頻電路設計的思考思路。

偶數分頻電路：

如果要進行N倍偶數分頻，可有待分頻的時鐘觸發計數器，當計數器從0計到N/2-1時，輸出時鐘進行翻倍，并給計數器一個復位信號，使得下一個時鐘從零開始技術，以此循環下去。

奇數分頻電路：

奇數分頻電路常用的是錯位“異或”法的原理。如進行三分頻，通過待分頻時鐘的上升沿觸發計數器進行模三技術，當計數器計數到鄰近值進行兩次翻轉。比如計數器在計數到1時，輸出時鐘進行翻轉，計數到2時再進行翻轉，即在鄰近的1和2時刻進行兩次翻轉。這樣實現的三分頻占空比為1/3或2/3.如果要實現占空比為50%的三分頻時鐘，可通過待分頻的時鐘上升沿觸發計數器和下降沿觸發計數器進行三分頻，然后將上升沿和下降沿產生的三分頻時鐘進行相或預算，即可得到占空比為50%的三分頻時鐘。

錯位“異或”法推廣：

對于實現占空比為50%的N倍奇數分頻，首先進行上升沿觸發的模N計數，計數到某一選定值時，進行輸出時鐘翻轉，然后進過（N-1）/2再次進行翻轉得到一個占空比非50%的技術分頻時鐘。再者同時進行下降沿觸發的模N計數，到和上升沿觸發輸出時鐘翻轉選定值相同時，進行輸出時鐘翻轉，同樣經過（n-1）/2時，輸出時鐘再次翻轉生成占空比非50%的奇數N分頻時鐘。兩個占空比非50%的時鐘相或運算，得到占空比為50%的奇數N分頻時鐘。