引言

作為一種新興的核技術(shù), 正電子湮沒(méi)譜學(xué)用于缺陷研究，取得了不少成果。正電子湮沒(méi)譜學(xué)研究空位型缺陷是基于湮沒(méi)輻射所帶出的電子密度和電子動(dòng)量密度的信息。多普勒展寬譜的低動(dòng)量部分對(duì)應(yīng)于正電子與傳導(dǎo)電子或價(jià)電子湮沒(méi)的動(dòng)量信息，而高動(dòng)量部分則主要反映了核心電子的動(dòng)量分布信息。

高純鍺探測(cè)器是核技術(shù)測(cè)量中的一種常用的探測(cè)器，可以將探測(cè)到的核射線轉(zhuǎn)換為相應(yīng)的電脈沖信號(hào)，有很高的能量分辨率。傳統(tǒng)的模擬脈沖幅度分析器由核探測(cè)器輸出的電脈沖信號(hào)經(jīng)過(guò)電荷放大器后在前置放大器中調(diào)節(jié)幅度，之后分別在脈沖成型電路、峰值保持電路中分別處理以得到脈沖信號(hào)的峰值，最后通過(guò)低速ADC的采樣轉(zhuǎn)化為數(shù)字信號(hào)。這樣的模擬脈沖幅度分析儀增加了系統(tǒng)的死時(shí)間，降低了脈沖計(jì)數(shù)率，堆積識(shí)別難度較大，使得能量分辨率降低。因此本文提出了一種直接由高速ADC采樣，在FPGA中進(jìn)行數(shù)字信號(hào)算法處理的全數(shù)字雙通道符合多普勒展寬系統(tǒng)。

本文通過(guò)全數(shù)字方法，設(shè)計(jì)硬件電路、嵌入式軟件和上位機(jī)軟件，開(kāi)發(fā)符合多普勒展寬譜系統(tǒng)。采用了80 M、16 bit模數(shù)轉(zhuǎn)換芯片AD9269，保證了系統(tǒng)的速度和精度。FPGA選擇了Altera公司的Cyclone III 的EP3C40Q240C8芯片，其運(yùn)算處理能力強(qiáng)，可以實(shí)現(xiàn)本次設(shè)計(jì)的數(shù)據(jù)處理。通過(guò)Quartus II軟件與系統(tǒng)電路協(xié)同設(shè)計(jì)，實(shí)現(xiàn)了原始波形降噪、快慢梯形濾波、基線恢復(fù)、堆積識(shí)別、幅度提取、閾值判斷等算法。在與上位機(jī)通信方面，選擇了以太網(wǎng)物理層芯片KSZ902RN，傳輸速度達(dá)到125 MB/s，采用UDP協(xié)議傳輸數(shù)據(jù)包。

1、 系統(tǒng)設(shè)計(jì)

基于FPGA的全數(shù)字雙通道符合多普勒展寬系統(tǒng)結(jié)構(gòu)如圖1所示，兩個(gè)探測(cè)器探測(cè)到的脈沖信號(hào)分別進(jìn)入兩個(gè)通道，經(jīng)過(guò)放大器后進(jìn)入ADC，轉(zhuǎn)化為數(shù)字信號(hào)。數(shù)字脈沖信號(hào)進(jìn)入FPGA進(jìn)行處理，獲得的時(shí)間信息和幅度信息通過(guò)千兆以太網(wǎng)模塊發(fā)送至上位機(jī)軟件，進(jìn)行能譜顯示和符合譜分析。同時(shí)上位機(jī)可設(shè)置參數(shù)發(fā)送至FPGA進(jìn)行一些參數(shù)的調(diào)節(jié)。

2 、系統(tǒng)各模塊原理及設(shè)計(jì)

2.1 脈沖信號(hào)采集模塊

從探測(cè)器出來(lái)的電脈沖信號(hào)，經(jīng)過(guò)可編程放大器放大后，進(jìn)入高速ADC進(jìn)行轉(zhuǎn)化，從而得到相對(duì)應(yīng)的數(shù)字脈沖信號(hào)。為了充分發(fā)揮高純鍺探測(cè)器的高分辨率的性能，需要設(shè)計(jì)低噪聲的模擬信號(hào)調(diào)節(jié)電路，以及使用高分辨率的ADC。本次設(shè)計(jì)選擇了ADI公司推出的80 M、16 bit的模數(shù)轉(zhuǎn)換芯片AD9269，使得譜線道數(shù)能夠達(dá)到32 768道，從而獲得高能量分辨率的能譜圖。

2.2 FPGA數(shù)據(jù)處理模塊

2.2.1 波形降噪

為了提高系統(tǒng)的能量分辨率，考慮了對(duì)原始脈沖信號(hào)的降噪平滑處理。從ADC輸出的數(shù)字信號(hào)經(jīng)過(guò)五點(diǎn)平滑處理后，獲得了更加平滑的信號(hào)，噪聲明顯減弱。波形降噪前后波形如圖2所示，圖中數(shù)據(jù)為系統(tǒng)運(yùn)行時(shí)使用SignalTap II Logic Analyzer實(shí)時(shí)采集到的脈沖信號(hào)以及降噪后的信號(hào)。

2.2.2 幅度提取

脈沖信號(hào)經(jīng)過(guò)慢速梯形濾波算法后，得到了幅度相等的等腰梯形。梯形濾波成型公式如下：

其中，Vi是經(jīng)過(guò)ADC采樣后的輸入信號(hào)，na是梯形濾波器的上升時(shí)間，nc是梯形濾波器的上升與平頂時(shí)間之和。τ是指數(shù)脈沖的下降沿時(shí)間常數(shù)。該算法在FPGA中的實(shí)現(xiàn)方法如圖3所示。

經(jīng)過(guò)梯形濾波后的波形如圖4所示，圖中數(shù)據(jù)為系統(tǒng)運(yùn)行時(shí)使用SignalTap II Logic Analyzer實(shí)時(shí)采集到的降噪后的脈沖信號(hào)以及該信號(hào)經(jīng)過(guò)梯形濾波成型之后的信號(hào)。

從圖4可以看出，濾波以后，梯形的基線一般不在0的位置，對(duì)幅度的提取有影響，所以需要使基線恢復(fù)。使用滑動(dòng)平均窗口，在梯形到來(lái)前的K個(gè)點(diǎn)取平均值，得到的數(shù)值就是該梯形的基線值。將滑動(dòng)平均窗口模塊再對(duì)梯形從到來(lái)到結(jié)束的時(shí)刻取平均值，得到的最大值扣除基線值即是該梯形的修正幅度。

基線值的計(jì)算公式如下：

由于有些脈沖相互之間的距離較近，可能引起梯形堆積，使系統(tǒng)計(jì)算出錯(cuò)誤的幅度值，從而導(dǎo)致系統(tǒng)能量分辨率下降。所以本系統(tǒng)采取了堆積識(shí)別的方式，將堆積的梯形識(shí)別出來(lái)，并將之剔除，不算入幅度提取中，減小了堆積對(duì)能量分辨率的影響。具體方法是使用閾值判斷定位兩個(gè)脈沖之間的距離，距離小于梯形寬度時(shí)，即認(rèn)為這兩個(gè)脈沖產(chǎn)生堆積，不對(duì)這兩個(gè)脈沖的幅度進(jìn)行記錄和傳輸。

2.2.3 時(shí)間定標(biāo)

對(duì)脈沖到來(lái)的時(shí)間定位，采取的是閾值判斷的方法。使用快速梯形成型法對(duì)原始脈沖進(jìn)行處理，再對(duì)寬度極小的梯形信號(hào)進(jìn)行閾值判斷，當(dāng)某時(shí)刻的梯形數(shù)值大于閾值，就認(rèn)為該時(shí)刻為脈沖到來(lái)的時(shí)刻。使用計(jì)數(shù)器來(lái)記錄時(shí)間，將脈沖到來(lái)的時(shí)刻與幅度信息一起打包發(fā)送給上位機(jī)。時(shí)間信息精確到一個(gè)系統(tǒng)時(shí)鐘周期，即33 ns。

2.2.4 千兆以太網(wǎng)模塊

系統(tǒng)采用千兆以太網(wǎng)來(lái)傳輸數(shù)據(jù)，MAC芯片為KSZ902RN。FPGA將脈沖信號(hào)的幅度和時(shí)間信息傳送給上位機(jī)，上位機(jī)顯示能譜和符合譜;上位機(jī)給FPGA發(fā)送指令，以調(diào)節(jié)系統(tǒng)增益。

考慮到傳輸速度以及在FPGA上的實(shí)現(xiàn)難度，本次設(shè)計(jì)選擇了在FPGA上移植了UDP協(xié)議的網(wǎng)絡(luò)發(fā)送模塊。

3、 驗(yàn)證和評(píng)價(jià)

3.1 FPGA資源占用情況

系統(tǒng)采樣率為30 MHz，采用Altera公司的FPGA芯片EP3C40Q240C8，F(xiàn)PGA的資源占用情況如表1所示，占用資源在系統(tǒng)限度之內(nèi)[6]。

3.2 系統(tǒng)能譜的能量分辨率

系統(tǒng)能量分辨率的計(jì)算公式為：

其中，F(xiàn)WHM(Full Width at Half Maximum)為半高寬，即能譜上全能峰峰位計(jì)數(shù)值一半處的寬度;CH是能譜全能峰峰位對(duì)應(yīng)的脈沖幅度。

本次系統(tǒng)測(cè)試的雙通道能譜如圖5和圖6所示。系統(tǒng)放射源為Na22，高純鍺探測(cè)器使用ORTEC公司的 GEM-10175，在25 ℃恒定室溫條件下，來(lái)探測(cè)系統(tǒng)的能量分辨率。低能處(5 612道和5 628道)譜峰對(duì)應(yīng)能量為511 KeV的γ光子全能峰，高能處(13 660道和13 923道)譜峰對(duì)應(yīng)能量為1.275 MeV的γ光子全能峰。通道A的半高寬為2.924 KeV，通道B的半高寬為2.642 KeV，根據(jù)公式計(jì)算能得出，通道A的能量分辨率為0.21%，通道B的能量分辨率為0.19%。兩個(gè)通道的差異較小，且能量分辨率較高，基本達(dá)到預(yù)先設(shè)定的能量分辨率0.2%的目標(biāo)。

3.3 符合多普勒展寬譜

正電子湮沒(méi)符合多普勒展寬譜在核物理探測(cè)和物質(zhì)缺陷中有非常重要的意義。通過(guò)兩個(gè)湮沒(méi)γ的能量符合，可以消除探測(cè)器能量收集不全和堆積效應(yīng)，大大降低湮沒(méi)γ全能峰的本底，從而通過(guò)湮沒(méi)γ的多普勒展寬得到電子的動(dòng)量分布[7]。系統(tǒng)測(cè)得二維的符合多普勒展寬譜如圖7所示。圖中橢圓長(zhǎng)軸方向?qū)?yīng)于兩個(gè)湮沒(méi)γ能量之和為2m0c2(m0為電子靜止質(zhì)量，c為真空中的光速)，因而對(duì)角線上的點(diǎn)代表兩個(gè)探測(cè)器探測(cè)到的湮沒(méi)γ的能量基本沒(méi)有誤差，即，既沒(méi)有堆積，電荷收集也很完全。所以，只要在這條對(duì)角線上取一條帶，投影到對(duì)角線上，就得到正負(fù)電子對(duì)的動(dòng)量在探測(cè)方向的分量的分布，如圖8所示。圖8中心點(diǎn)是兩個(gè)γ的能量都是511 keV，電子動(dòng)量為零時(shí)的湮沒(méi)事件計(jì)數(shù)。圖8的橫軸乘以道寬則為cPL(c為真空中的光速，PL為電子動(dòng)量在出射γ方向的分量)。而旁邊的點(diǎn)代表電子動(dòng)量為PL的計(jì)數(shù)。總之，圖8實(shí)際上就是代表電子動(dòng)量的分布[7]。

從收譜軟件的符合譜計(jì)算結(jié)果可以看出，峰本比為2.7×105:1，達(dá)到了設(shè)定的初始指標(biāo)105:1。

4 、結(jié)論

本文提出了一種基于FPGA的全數(shù)字雙通道符合多普勒展寬系統(tǒng)設(shè)計(jì)，可以實(shí)現(xiàn)對(duì)和脈沖信號(hào)的實(shí)時(shí)采集和傳輸，并且實(shí)現(xiàn)了在FPGA上編寫(xiě)程序以進(jìn)行脈沖幅度提取、時(shí)間定位、與上位機(jī)通信等功能。系統(tǒng)的實(shí)驗(yàn)測(cè)試結(jié)果表明，系統(tǒng)采集到的能譜具有較高的能量分辨率，二維符合圖譜正常展寬，能量分辨率和符合譜峰本比達(dá)到了預(yù)期的目標(biāo)。

責(zé)任編輯：gt