（來源：微計算機信息，作者：方耀湘，黎福海，胡躍輝）

在當今變化的市場環境中，產品是否便于現場升級、便于靈活使用，已成為產品進入市場的關鍵因素。而基于 SRAM結構的 FPGA器件的出現，為系統設計者動態改變運行電路中的邏輯功能創造了條件，也為現場升級等奠定了基礎。但由于 SRAM的掉電易失性，系統每次上電時，必須重新配置數據，只有在數據配置正確的情況下系統才能正常工作。

在實際項目應用中，采用SST89V564微處理器對FPGA進行快速高效的PPA數據配置，不僅可以完成對 FPGA的上電啟動配置，同時利用其 IAP技術還可以在 FPGA配置完以后，通過修改微處理器中的配置數據和參數來實現系統的在線升級。

1.FPGA的 PPA配置過程

FPGA的在線配置方式一般有兩類：一是通過下載電纜由計算機直接對其進行配置；二是通過微處理器對其進行配置。前者調試時非常方便，在應用現場是很不現實的，只適合產品的調試，而一般實際產品中采用微處理器對 FPGA進行配置。

FPGA器件 PPA配置時序如圖 1所示，其中 nCS和 CS兩個片選信號只需用一個，當選用 nCS作為片選信號控制配置，CS接高電平。其配置過程為微處理器在 nCONFIG引腳上產生一個最少 21μs的低脈沖，等待直至 nSTATUS和 CONF_DONE變低。此時將 nCONFIG置高， nSTATUS會在 nCONFIG跳高后 4μs內跳高，則表示 FPGA可以配置了。

配置成功時，FPGA器件釋放 CONF_DONE信號，由外部將其拉高。如果微處理器檢測到該信號為高，則表明配置成功；否則，要對其重新配置。

2.基本硬件組成

2.1 SST89V564RD及接口設計

SST89V564RD是 SST公司的 8位集成 SUPERFLASH 存儲器的 51 兼容 MCU，帶有 1K字節片內 RAM和 72K字節片內 SUPERFLASH。其片內 Flash分成 Block0（64K字節）和 Block1（8K字節）兩塊，Block0和 Block1低 8K地址相同，程序運行時，可通過設置特功能寄存器 SFCF對低 8K字節的 Flash程序存儲塊進行切換，以使程序運行在 Block0或 Block1。微處理器與 FPGA的接口電路如圖 2所示。

2.2 SST89V564RD微處理器片內 Flash應用劃分

SST89V564RD微處理器片內 Flash兩塊（ 64K+8K）中， Block1分成 64個扇區，每個扇區包括 128個字節，總共 8K字節；Block0分成 512個扇區，每個扇區包括 128個字節，總共 64K字節［2］。

微處理器兩塊 Flash地址應用劃分為： Block0中，低地址段 0x0000～0x1FFF存放對 Block1進行擦寫的 IAP程序，高地址段 0x2000～0xFFFF存放 FPGA配置數據。 Block1的所有空間用來存放上電啟動時對 FPGA進行配置以及配置完后的 IAP操作程序。微處理器默認下從 Block1啟動。當程序運行在 IAP命令狀態時，可以通過設置特功能寄存器 SFCF使程序運行在 Block0或 Block1，來對另一 Flash塊進行擦寫或升級。

由于 Block0和 Block1的低 8K字節的地址相同，因此在編程應用程序到 Flash中時，編程器將 Block1的地址定義在 0x10000～0x11FFF地址段，在編譯程序時需要將 Block1的程序定位在 0x10000～0x11FFF之間才能正確燒寫。

3.軟件設計

微處理器狀態流程如圖 3所示，在上電啟動時，微處理器從 Block1啟動，讀取 Block1中 0x2000開始的配置數據，完成對 FPGA的配置。配置完成以后，微處理器處于 IAP狀態，既可以通過串口 IAP指令來對 Block0高地址段的 FPGA配置數據進行擦寫或升級，也可以通過串口 IAP指令切換微處理器跳到 Block0中低地址段運行，來對 Block1中的程序進行擦寫或升級。

由于 Block0中低地址段存放的只是對 Block1進行擦寫的 IAP程序，因此無需擦寫或升級該部分程序。升級只限于當更改 FPGA邏輯功能時升級 Block0高地址段的配置數據，或者更改了 FPGA芯片時更改 Block1中的配置數據參數以及 Block0中高地址段的配置數據。當程序運行在 Block0中，要切換到 Block1運行重新配置 FPGA時，將產生復位信號，復位微處理器和 FPGA使微處理器重新對 FPGA進行配置。

硬件電路的設計只提供了接口工作的內核和基礎，只有在軟件的控制下，接口才能發揮作用，硬件電路與軟件程序是緊密相關的 。本設計中 FPGA采用 Altera公司的 EPF10K10ATC144-3，含有 576個邏輯單元和 6144個RAM位，其配置數據大小為 15000Bytes，微處理器給EPF10K10ATC144-3的配置程序如下：

unsigned char FpgaConfig（void）

{

unsigned int iConfigDataByteCount;

unsigned char code * pConfigDataAddress;

pConfigDataAddress = 0x2000; //FPGA 配置數據的起始地址

nCONFIG = 0;

while（（nSTATUS==1） || （CONFIG_DONE == 1））;

nCONFIG = 1;

while（（nSTATUS==0）;

iConfigDataByteCount = 0;

CFG_CS_ = 0;

while（CONFIG_DONE == 0）

{

while（RDYnBUSY == 0）;

FPGA_CFG_ADDRESS = *pConfigDataAddress;

pConfigDataAddress++;

iConfigDataByteCount++;

if （（iConfigDataByteCount 》 0x3A98） || （ nSTATUS==0） ）

//EPF10K10ATC144-3 配置數據為0x3A98（15000）字節，升級成相同封裝和引腳的

//EPF10K30ATC144-3 時，只需將0x3A98 改成0xC63E（50750）即可

{

CFG_CS_ = 1;

return ERROR;

}

}

CFG_CS_ = 1;

return SUCCESS;

}

在不更改硬件板的條件下，若更改 FPGA芯片升級系統，升級成含有 1728個邏輯單元和 12288個 RAM位的 EPF10K30ATC144-3芯片時，由于與 EPF10K10ATC144-3具有相同的封裝和引腳排列［3］，因此硬件上可以直接更換 FPGA芯片來升級，而軟件上只需將 Block1程序中對 FPGA配置的數據大小參數 15000改成 50750（見上程序注釋）。而升級芯片的配置數據，則直接通過串口 IAP將配置數據寫入 Block0高地址段即可。因此，能非常方便的在線完成 FPGA內部邏輯甚至更換 FPGA芯片時的系統升級。

4.結論

本文給出了基于 SST89V564RD處理器的 FPGA被動并行異步配置的軟硬件實現，該方法充分利用了 SST89V564RD的 IAP技術以及分塊大容量的 Flash存儲技術，能快速、方便、靈活地對對 FPGA的內部邏輯功能進行在線升級，還可以完成在升級相同封裝和引腳的 FPGA芯片時，進行整個系統的在線升級。本方法也適合于其他類似的微處理器。

責任編輯：gt