以Xilinx公司最新的Vivado FPGA集成開發(fā)環(huán)境為基礎(chǔ)，將數(shù)字邏輯設(shè)計與硬件描述語言Verilog HDL相結(jié)合，循序漸進(jìn)地介紹了基于Xilinx Vivado的數(shù)字邏輯實驗的基本過程和方法。書中包含了大量的設(shè)計實例，內(nèi)容翔實、系統(tǒng)、全面。
2017-12-27 06:47:00
13971 對FPGA設(shè)計中常用的復(fù)位設(shè)計方法進(jìn)行了分類、分析和比較。針對FPGA在復(fù)位過程中存在不可靠復(fù)位的現(xiàn)象，提出了提高復(fù)位設(shè)計可靠性的4種方法，包括清除復(fù)位信號上的毛刺、異步復(fù)位同步釋放、采用專用全局
2014-08-28 17:10:038153 大家好，博主最近有事忙了幾天，沒有更新，今天正式回來了。那么又到了每日學(xué)習(xí)的時間了，今天咱們來聊一聊 簡談FPGA的上電復(fù)位，歡迎大家一起交流學(xué)習(xí)。 在基于verilog的FPGA設(shè)計中，我們常常
2018-06-18 19:24:1119894 
最近看advanced fpga 以及fpga設(shè)計實戰(zhàn)演練中有講到復(fù)位電路的設(shè)計，才知道復(fù)位電路有這么多的門道，而不是簡單的外界信號輸入系統(tǒng)復(fù)位。
2020-09-01 15:37:071461 
本篇文章參考Xilinx White Paper：Get Smart About Reset: Think Local, Not Global 在沒看這篇文章前，回想一下平時我們常用的復(fù)位方式
2020-11-18 17:32:383110 內(nèi)都是將復(fù)位信號作為一個I/O口，通過撥碼開關(guān)硬件復(fù)位。后來也看了一些書籍，采用異步復(fù)位同步釋放，對自己設(shè)計的改進(jìn)。 不過自從我研讀了Xilinx的White Paper后，讓我對復(fù)位有了更新的認(rèn)識
2020-12-25 12:08:102303 
在FPGA設(shè)計中，復(fù)位電路是非常重要的一部分，它能夠確保系統(tǒng)從初始狀態(tài)開始啟動并保證正確運行。本文將分別介紹FPGA中三種常用復(fù)位電路：同步復(fù)位、異步復(fù)位和異步復(fù)位同步釋放，以及相應(yīng)的Verilog代碼示例。
2023-05-14 14:44:491679 
在FPGA設(shè)計中，當(dāng)復(fù)位整個系統(tǒng)或功能模塊時，需要將先關(guān)寄存器被清零或者賦初值，以保證整個系統(tǒng)或功能運行正常。在大部分的設(shè)計中，我們經(jīng)常用“同步復(fù)位”或“異步復(fù)位”直接將所有的寄存器全部復(fù)位，這部分可能大家都習(xí)以為常。但實際上，是否需要每個寄存器都進(jìn)行復(fù)位呢？這是一個值得探討的問題。
2023-05-14 14:49:191701 
日常的FPGA開發(fā)常常會遇到“編碼與上機(jī)調(diào)試使用各自的電腦”的場景，解決方法一般如下。
2023-05-25 14:36:441751 
鎖相環(huán)基本上是每一個fpga工程必不可少的模塊，之前文檔xilinx 7 系列FPGA時鐘資源對xilinx fpga的底層時鐘資源做過說明，但是對于fpga的應(yīng)用來說，使用Clocking Wizard IP時十分方便的。
2023-06-12 17:42:032883 
針對異步復(fù)位、同步釋放，一直沒搞明白在使用同步化以后的復(fù)位信號時，到底是使用同步復(fù)位還是異步復(fù)位？
2023-06-21 09:59:15647 
前面講解了時序約束的理論知識FPGA時序約束理論篇，本章講解時序約束實際使用。
2023-08-14 18:22:14842 
本文主要介紹Xilinx FPGA的GTx的參考時鐘。下面就從參考時鐘的模式、參考時鐘的選擇等方面進(jìn)行介紹。
2023-09-15 09:14:261956 
需要注意以下幾個要點：●盡可能使用FPGA的專用復(fù)位引腳。（特權(quán)同學(xué)，版權(quán)所有）●上電復(fù)位時間的長短需要做好考量。（特權(quán)同學(xué)，版權(quán)所有）●確保系統(tǒng)正常運行過程中復(fù)位信號不會誤動作。（特權(quán)同學(xué)，版權(quán)所有） Xilinx FPGA入門連載
2019-04-12 06:35:31
線將會是一個和時鐘一樣多扇出的網(wǎng)絡(luò)，如此多的扇出，時鐘信號是采用全局時鐘網(wǎng)絡(luò)的，那么復(fù)位如何處理?有人提出用全局時鐘網(wǎng)絡(luò)來傳遞復(fù)位信號，但是在FPGA設(shè)計中，這種方法還是有其弊端。一是無法解決復(fù)位結(jié)束
2019-05-17 08:00:00
本帖最后由 lee_st 于 2017-10-31 08:58 編輯
FPGA技巧Xilinx，
2017-10-21 20:30:04
FPGA技巧Xilinx，，
2017-09-28 13:45:41
下面對FPGA設(shè)計中常用的復(fù)位設(shè)計方法進(jìn)行了分類、分析和比較。針對FPGA在復(fù)位過程中存在不可靠復(fù)位的現(xiàn)象，提出了提高復(fù)位設(shè)計可靠性的4種方法，包括清除復(fù)位信號上的毛刺、異步復(fù)位同步釋放、采用專用
2021-06-30 07:00:00
Use Virtual IO core and TCL script to accommodate FPGA debugging/testing.基礎(chǔ)：Virtual IO 是Xilinx FPGA
2012-03-08 15:29:11
本本將從常見的XILINX FPGA和Altera 兩家FPGA的電源供電作如下介紹：XILINX FPGA：FPGA（FPGA
2021-12-28 06:38:44
各位大神，請問Xilinx FPGA中的DCI是如何使用的？我知道是把每個Bank的VRP、VRN管腳分別下拉、上拉，除此之外，在HDL代碼和約束中應(yīng)該如何寫呢？查了半天資料沒有查到，所以來論壇問問。@LQVSHQ
2017-08-20 20:51:57
內(nèi)容，并附有詳細(xì)的實驗案例講解。學(xué)習(xí)、研究FPGA的工程師們，千萬不要錯過Xilinx FPGA中文培訓(xùn)資料教程【免費下載】
2012-03-02 09:51:53
`Xilinx FPGA入門連載17：PWM蜂鳴器驅(qū)動之復(fù)位與FPGA重配置功能特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1jGjAhEm1 復(fù)位
2015-10-26 12:05:15
Xilinx FPGA SF-SP6入門指南 -- PWM蜂鳴器驅(qū)動之FPGA配置芯片固化Lesson19 特權(quán)Xilinx FPGA SF-SP6入門指南 -- PWM蜂鳴器驅(qū)動之復(fù)位與FPGA重配
2015-07-22 11:49:20
Xilinx_FPGA_內(nèi)部結(jié)構(gòu)深入分析存儲單元存儲單元可以配置為D觸發(fā)器，就是我們常說的FF，Xilinx稱之為FD；也可以配置為鎖存器，Xilinx稱之為LD。輸出和三態(tài)通路各有一對寄存器外加一
2012-08-02 22:48:10
=643031121063本套FPGA-Xilinx平臺視頻教程適合零基礎(chǔ)，基礎(chǔ)進(jìn)階、工作者提高的課程。課程講解FPGA簡介，歷史，開發(fā)流程，Verilog語法，VIVADO平臺軟件使用。如果您是非計算機(jī)專業(yè)，想轉(zhuǎn)行FPGA開發(fā)，或者您想FPGA基礎(chǔ)更扎實，此課程將是你無二的選擇。
2021-12-17 15:38:53
您好Xilinx社區(qū)，有人能否就Spartan-6 FPGA是否需要設(shè)計中的上電復(fù)位電路給出明確的答案？在附圖中，我們的設(shè)計中有這個上電復(fù)位電路。然而，我們遇到了電路問題，并決定在我們的設(shè)計中將
2019-04-18 10:15:45
Xilinx的FPGA、SoC、MPSoC、RFSoC和ACAP產(chǎn)品介紹使用Xilinx的FPGA、SoC和ACAP進(jìn)行設(shè)計和開發(fā)
2021-01-22 06:38:47
本帖最后由 jfzhangjin 于 2015-1-8 10:48 編輯
之前也一直在做關(guān)于Xilinx FPGA各個方面的文章，但是總體而言就顯得有些雜，總希望能有人能整理一下便于查閱;另外
2014-11-03 17:15:51
之前也一直在做關(guān)于Xilinx FPGA各個方面的文章，但是總體而言就顯得有些雜，總希望能有人能整理一下便于查閱;另外針對目前電子發(fā)燒友網(wǎng)舉辦的“玩轉(zhuǎn)FPGA：iPad2，賽靈思開發(fā)板等你拿
2014-11-05 13:56:42
我有一個用于過時的Xilinx FPGA的加載文件。是否有機(jī)會將其轉(zhuǎn)換為Xilinx新FPGA的文件？例如斯巴達(dá)。以上來自于谷歌翻譯以下為原文I have a loading fille fora
2019-02-13 07:53:44
簡化Xilinx和Altera FPGA調(diào)試過程:通過FPGAViewTM 解決方案，如混合信號示波器(MSO)和邏輯分析儀，您可以在Xilinx 和Altera FPGA 內(nèi)部迅速移動探點，而無需重新編譯設(shè)計方案。能夠把內(nèi)部FPGA
2009-11-20 17:46:26
26 十分鐘學(xué)會Xilinx FPGA 設(shè)計
Xilinx FPGA設(shè)計基礎(chǔ)系統(tǒng)地介紹了Xilinx公司FPGA的結(jié)構(gòu)特點和相關(guān)開發(fā)軟件的使用方法，詳細(xì)描述了VHDL語言的語法和設(shè)計方法，并深入討
2010-03-15 15:09:08177 安富利推出Xilinx Virtex-6 FPGA DSP開發(fā)工具套件安富利公司旗下運營機(jī)構(gòu)安富利電子元件宣布推出Xilinx Virtex -6 FPGA DSP開發(fā)工具套件。這套件是為DSP設(shè)計而打造，是Xilinx目標(biāo)設(shè)計平
2010-04-24 09:56:311331 Synopsys和Xilinx合作出版業(yè)界首本基于FPGA的SoC設(shè)計原型方法手冊。
2011-03-21 10:26:23810 本書系統(tǒng)地論述了Xilinx FPGA開發(fā)方法、開發(fā)工具、實際案例及開發(fā)技巧，內(nèi)容涵蓋Xilinx器件概述、Verilog HDL開發(fā)基礎(chǔ)與進(jìn)階、Xilinx FPGA電路原理與系統(tǒng)設(shè)計
2012-07-31 16:20:4211268 
本文是關(guān)于 xilinx公司的7系列FPGA應(yīng)用指南。xilinx公司的7系列FPGA包括3個子系列，Artix-7、 Kintex-7和Virtex-7。本資料就是對這3各系列芯片的介紹。 下表是xilinx公司的7系列FPGA芯片容量對比表
2012-08-07 17:22:55201 Xilinx FPGA設(shè)計進(jìn)階(提高篇)
有需要的下來看看
2015-12-29 15:45:4812 Xilinx FPGA系列入門教程（二）——Xilinx FPAG開發(fā)環(huán)境的配置
2016-01-18 15:30:2032 Xilinx FPGA系列入門教程（一）——如何搭建Xilinx FPGA開發(fā)環(huán)境
2016-01-18 15:30:3245 Xilinx-ISE9.x-FPGA-CPLD設(shè)計指南合集
2022-03-22 18:03:0976 Xilinx FPGA工程例子源碼：基于XILINX的XC3系列FPGA的VGA控制器的VHDL源程序
2016-06-07 15:07:4512 FPGA學(xué)習(xí)資料教程之Xilinx-FPGA-引腳功能詳細(xì)介紹
2016-09-01 15:27:270 FPGA學(xué)習(xí)資料教程之Xilinx-FPGA高級開發(fā)工具，感興趣的可以看看。
2016-09-01 15:27:270 在Xilinx 的FPGA器件中，全局的復(fù)位/置位信號（Global Set/Reset (GSR)）（可以通過全局復(fù)位管腳引入）是幾乎絕對可靠的，因為它是芯片內(nèi)部的信號。
2017-02-11 11:46:19876 
（Xilinx）FPGA中LVDS差分高速傳輸?shù)膶崿F(xiàn)
2017-03-01 13:12:0464 文檔內(nèi)容包含基于Xilinx FPGA的開發(fā)板代碼及原路圖，供網(wǎng)友參考。
2017-09-01 11:09:2420 FPGAs have changed dramatically since Xilinx first introduced them just 15 years ago. In the ast
2017-09-20 18:41:5514 Xilinx FPGA的Maxim參考設(shè)計
2017-10-31 09:59:2423 在FPGA設(shè)計中，復(fù)位起到的是同步信號的作用，能夠?qū)⑺械拇鎯υO(shè)置成已知狀態(tài)。在數(shù)字電路設(shè)計中，設(shè)計人員一般把全局復(fù)位作為一個外部引腳來實現(xiàn)，在加電的時候初始化設(shè)計。全局復(fù)位引腳與任何其它輸入
2017-11-22 17:03:455125 
詳細(xì)講解了xilinx的時序約束實現(xiàn)方法和意義。包括：初級時鐘，衍生時鐘，異步時終域，多時終周期的講解
2018-01-25 09:53:126 異步復(fù)位同步釋放 首先要說一下同步復(fù)位與異步復(fù)位的區(qū)別。 同步復(fù)位是指復(fù)位信號在時鐘的上升沿或者下降沿才能起作用，而異步復(fù)位則是即時生效，與時鐘無關(guān)。異步復(fù)位的好處是速度快。 再來談一下為什么FPGA設(shè)計中要用異步復(fù)位同步釋放。
2018-06-07 02:46:001989 對于xilinx 7系列的FPGA而言，flip-flop支持高有效的異步復(fù)/置位和同步復(fù)位/置位。對普通邏輯設(shè)計，同步復(fù)位和異步復(fù)位沒有區(qū)別，當(dāng)然由于器件內(nèi)部信號均為高有效，因此推薦使用高有效的控制信號，最好使用高有效的同步復(fù)位。輸入復(fù)位信號的低有效在頂層放置反相器可以被吸收到IOB中。
2018-07-13 09:31:006091 JESD204B協(xié)議是目前高速AD，DA通用的協(xié)議。對于基帶使用FPGA用戶來說，Xilinx品牌的FPGA使用更為常見。Xilinx提供了JESD204的IP core，設(shè)計起來比較方便。
2018-07-04 10:12:003977 在實際設(shè)計中，由于外部阻容復(fù)位時間短，可能無法使FPGA內(nèi)部復(fù)位到理想的狀態(tài)，所以今天介紹一下網(wǎng)上流行的復(fù)位邏輯。
2018-08-07 09:17:1810969 FPGA的可靠復(fù)位是保證系統(tǒng)能夠正常工作的必要條件，本文對FPGA設(shè)計中常用的復(fù)位設(shè)計方法進(jìn)行了分類、分析和比較，并針對各種復(fù)位方式的特點，提出了如何提高復(fù)位設(shè)計可靠性的方法。
2018-08-08 15:14:2310154 FPGA本身是有專門的時鐘cell的，以xilinx FPGA為例，就是primitive庫中的BUFG。
2018-12-22 15:33:591588 在此Xilinx研究實驗室演示中，解釋了單源SYCL C ++示例以及生成在Xilinx FPGA上運行的硬件實現(xiàn)的方法。
2018-11-20 06:30:002918 Xilinx FPGA是支持OpenStack的第一個（也是目前唯一的）FPGA。
該視頻快速介紹了如何在小型集群中部署Xilinx FPGA卡，以便在Xilinx SC16展臺上運行每個演示，并使用OpenStack進(jìn)行配置和管理。
2018-11-23 06:14:003322 Xilinx每一個FPGA都有一個獨特的ID，也就是Device DNA，這個ID相當(dāng)于我們的身份證，在FPGA芯片生產(chǎn)的時候就已經(jīng)寫死在芯片的eFuse寄存器中，具有不可修改的屬性，因為使用的是熔斷技術(shù)。
2018-12-22 14:31:083869 一開始接觸到FPGA，肯定都知道”復(fù)位“，即簡單又復(fù)雜。簡單是因為初學(xué)時，只需要按照固定的套路——按鍵開關(guān)復(fù)位，見寄存器就先低電平復(fù)位一次，這樣一般情況可以解決99%的問題，甚至簡單的設(shè)計，就不可能有問題。
2019-02-17 10:49:537670 
xilinx推薦盡量不復(fù)位，利用上電初始化，如果使用過程中需要復(fù)位，采用同步高復(fù)位。
2019-02-14 14:29:495419 中國大學(xué)MOOC
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始，深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
2019-08-06 06:08:003083 復(fù)位信號設(shè)計的原則是盡量不包含不需要的復(fù)位信號，如果需要，考慮使用局部復(fù)位和同步復(fù)位。
2019-10-27 10:09:531735 
本文主要介紹Xilinx FPGA的FMC接口。
2020-01-28 17:52:005120 先用FPGA的外部輸入時鐘clk將FPGA的輸入復(fù)位信號rst_n做異步復(fù)位、同步釋放處理，然后這個復(fù)位信號輸入PLL，同時將clk也輸入PLL。設(shè)計的初衷是在PLL輸出有效時鐘之前，系統(tǒng)的其他部分都保持復(fù)位狀態(tài)。
2020-03-29 17:19:002456 
最近看 advanced fpga 以及 fpga 設(shè)計實戰(zhàn)演練中有講到復(fù)位電路的設(shè)計，才知道復(fù)位電路有這么多的門道，而不是簡單的外界信號輸入系統(tǒng)復(fù)位。 流程： 1. 異步復(fù)位： 優(yōu)點:⑴大多數(shù)
2020-10-30 12:17:55323 Xilinx 7系列FPGA概覽 文章目錄 Xilinx 7系列FPGA概覽 1.Xilinx的四個工藝級別 2.Virtex、Kintex、Artix和Spartan 3.7系列特點 4.7系列
2020-11-13 18:03:3014065 最近看 advanced fpga 以及 fpga 設(shè)計實戰(zhàn)演練中有講到復(fù)位電路的設(shè)計，才知道復(fù)位電路有這么多的門道，而不是簡單的外界信號輸入系統(tǒng)復(fù)位。
2020-12-22 12:54:0013 本文檔的主要內(nèi)容詳細(xì)介紹的是Xilinx 7 系列FPGA中的Serdes總結(jié)。
2020-12-31 17:30:5825 SSM2518 pmod Xilinx FPGA參考設(shè)計
2021-04-20 16:05:073 AD5933 pmod Xilinx FPGA參考設(shè)計
2021-04-21 18:41:193 AD7780 pmod Xilinx FPGA參考設(shè)計
2021-04-22 13:35:2311 基于FPGA的SoftSerdes設(shè)計與實現(xiàn)講解說明。
2021-04-28 11:18:386 ADXL362 pmod Xilinx FPGA參考設(shè)計
2021-05-11 10:44:189 ADT7420 pmod Xilinx FPGA參考設(shè)計
2021-05-12 08:08:263 ADXL345 pmod Xilinx FPGA參考設(shè)計
2021-05-16 19:45:168 ADP5589 pmod Xilinx FPGA參考設(shè)計
2021-05-16 20:37:581 AD5628 pmod Xilinx FPGA參考設(shè)計
2021-05-19 14:34:174 AD5541A pmod Xilinx FPGA參考設(shè)計
2021-05-19 15:15:1911 AD7193 pmod Xilinx FPGA參考設(shè)計
2021-05-19 15:18:132 AD7091R pmod Xilinx FPGA參考設(shè)計
2021-05-19 18:31:597 AD7156 pmod Xilinx FPGA參考設(shè)計
2021-05-20 12:32:1610 AD7991 pmod Xilinx FPGA參考設(shè)計
2021-05-20 12:37:2612 AD5781 pmod Xilinx FPGA參考設(shè)計
2021-05-24 10:29:2017 基于FPGA的小波濾波抑制復(fù)位噪聲方法
2021-07-01 14:42:0924 基于FPGA的ROM的實現(xiàn)的講解(如何制作嵌入式開發(fā)板)-該文檔為基于FPGA的ROM的實現(xiàn)的講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
2021-07-30 15:27:413 基于FPGA的ROM的實現(xiàn)講解(嵌入式開發(fā)入門書籍下載)-該文檔為基于FPGA的ROM的實現(xiàn)講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
2021-07-30 15:36:262 Xilinx-DCM的使用方法技巧(長城電源技術(shù)(深圳有限公司)-該文檔為Xilinx-DCM的使用方法技巧講解文檔，是一份還算不錯的參考文檔，感興趣的可以參考參考，，，，，，，，，，，，，
2021-09-28 12:46:4112 Xilinx FPGA開發(fā)實用教程資料包免費下載。
2022-04-18 09:43:4624 有人說FPGA不需要上電復(fù)位電路，因為內(nèi)部自帶上電復(fù)位信號。也有人說FPGA最好加一個上電復(fù)位電路，保證程序能夠正常地執(zhí)行。不管是什么樣的結(jié)果，這里先把一些常用的FPGA復(fù)位電路例舉出來，以作公示。
2023-03-13 10:29:491585 本系列整理數(shù)字系統(tǒng)設(shè)計的相關(guān)知識體系架構(gòu)，為了方便后續(xù)自己查閱與求職準(zhǔn)備。在FPGA和ASIC設(shè)計中，對于復(fù)位這個問題可以算是老生常談了，但是也是最容易忽略的點。本文結(jié)合FPGA的相關(guān)示例，再談一談復(fù)位。
2023-05-12 16:37:183347 
有人說FPGA不需要上電復(fù)位電路，因為內(nèi)部自帶上電復(fù)位信號。也有人說FPGA最好加一個上電復(fù)位電路，保證程序能夠正常地執(zhí)行。不管是什么樣的結(jié)果，這里先把一些常用的FPGA復(fù)位電路例舉出來，以作公示。
2023-05-25 15:50:452110 
Xilinx FPGA pcb設(shè)計
2023-05-29 09:11:360 對于復(fù)位信號的處理，為了方便我們習(xí)慣上采用全局復(fù)位，博主在很長一段時間內(nèi)都是將復(fù)位信號作為一個I/O口，通過撥碼開關(guān)硬件復(fù)位。
2023-06-21 10:39:25651 
，這樣就可以通過讀取IDCODE，來進(jìn)行自動區(qū)分不同的硬件，分別進(jìn)行不同的處理方式。本文介紹Xilinx所有FPGA芯片型號IDCODE的獲取方法，一共4種方式，總有一種適合你，這些方法同樣適用于別的廠家的FPGA/MCU，比如Intel，Lattice，Microchip等等。
2023-07-03 13:01:311583 
電子發(fā)燒友網(wǎng)站提供《面向Xilinx FPGA和SoC的超快設(shè)計方法指南.pdf》資料免費下載
2023-09-14 10:02:311 電子發(fā)燒友網(wǎng)站提供《Xilinx FPGA和SoC的超高速設(shè)計方法指南.pdf》資料免費下載
2023-09-14 09:41:060 如果FPGA沒有外部時鐘源輸入，可以通過調(diào)用STARTUP原語，來使用FPGA芯片內(nèi)部的時鐘和復(fù)位信號，Spartan-6系列內(nèi)部時鐘源是50MHz，Artix-7、Kintex-7等7系列FPGA是65MHz。
2023-10-27 11:26:56973 
Xilinx FPGA芯片擁有多個系列和型號，以滿足不同應(yīng)用領(lǐng)域的需求。以下是一些主要的Xilinx FPGA芯片系列及其特點。
2024-03-14 16:24:41215
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論