所有的入門的屌絲都是知道處理器中斷模式是兩種是邊沿觸發和電平觸發。

邊沿觸發用的很少，一般還是以下降沿觸發為主。當設備完成一個數據后，會輸出一個下降沿，觸發處理器。而電平觸發，是輸出一個電平，并且會保持這個電平， 至到系統處理或者清除該中斷后才會輸出另外的電平。

在fpga經常會遇到AXI總線或者AVALON總線，總線接口經常是電平觸發。如果fpga一端是主控一端。需要設計中斷觸發狀態機以及清除中斷操作。

always@（clk）

begin

if（rst）

...

else if(irq)

state <= irq_state;

else case (state)

....

end

上述代碼，目測是沒有問題，但是問題就是irq是電平觸發，代碼會一直在if(irq)中，不會進入case語句，這個會導致irq一直沒辦法清除，一直代碼死在if（irq）中。

解決上述辦法，一個是得到irq邊沿觸發，如果高電平有效，就是上升沿。如果是低電平，就是下降沿。

所以代碼就是

if（rst）

else if（irq_rising)

...

else case(state)

這個狀態也會導致一個問題，就是如果進入正常的狀態，轉移到這個狀態，會導致數據全部變亂。當然，用輪詢狀態機會好點。也就是說在狀態機中使用輪詢irq是否高電平。

case（state）

idle ：

normal_irq_sw：

begin

if（normal_req）

。。。

else if（irq)

state　＜＝ｉｒｑ——ｓｔａｔｅ

ｅｎｄ