雖然 JESD204 串行接口標準（目前為修訂版“B”）問世已有一段時間，直到最近它才被市場廣泛采用，成為新一代高采樣率數據轉換器的串行接口標配。這種廣泛采用背后的推動力來自電信行業對更小型化、更低功耗和更低成本器件的渴求。

如前文所述，采用并行接口的雙通道 2 Gsps、12 位 ADC 需要大量的 I/O 信號。這一要求直接影響到封裝尺寸。在本例中要求使用 292 引腳封裝，尺寸大致為 27x27mm（雖然下一代引腳幾何結構能讓封裝尺寸縮小到不足 20x20mm）。

而采用 JESD204B 連接的同等器件可以采用 68 引腳、10x10mm 封裝，同時功耗更低。

這種封裝尺寸的大幅縮減與不斷演進的 FPGA 形成良好的搭配，因為 FPGA 正在提供數量不斷增長、速度不斷提升的 GT 鏈路。圖 1 所示的是封裝尺寸和 FMC/FMC+ 開發板尺寸的示例。

根據采樣率要求的數據吞吐能量、精度和模擬 I/O 通道數量，典型的使用 JESD204B 接口的高速 ADC 和 DAC 有 1-8 個工作在 3-12Gbps 速率上的 GT 鏈路。

FMC 規范定義的是尺寸相對較小的夾層卡，但隨著 JESD204B 器件的興起，可用板級空間內能夠容納更多部件。FMC 規范定義的最多 10 個 GT 鏈路是一個可用的數量。就是這有限數量的 GT 鏈路只需使用并行 I/O 所需引腳數量的一部分，就能夠提供 80 Gbps乃至更高的吞吐量。

使用 JESD204B 等接口的串行連接 I/O 器件的興起，確實給電子戰的部分細分應用帶來了不足，例如數字化射頻存儲器 (DRFM)。因數據流水線較長，串行接口不可避免地會帶來更大的時延。對 DRFM 應用來說，數據輸入到數據輸出之間的時延是一個根本性的性能參數。雖然各種串行連接器件之間的時延往往有很大不同，新一代器件會讓數據以越來越快的速度穿過流水線，其中部分器件有望具備調節流水線深度的能力。究竟能實現多大的改進，仍有待觀望。

今天部分采樣率大于 1Gbps 的標準 ADC 器件的時延低于 100 ns。其他應用能夠容忍這一時延，或忽略不計，包括軟件定義射頻 (SDR)、雷達告警接收器和其他信號情報 (SIGINT) 細分領域。在大眾市場化電信基礎設施的推動下，新一代 RF ADC 和 DAC 技術得到了廣泛使用，這些應用也因此獲得了顯著優勢。

在 FPGA 社區之外，新一代 DSP 器件也在開始采用 JESD204B。但是 FPGA 很有可能仍然能夠占據最能充分發揮寬帶模擬 I/O 器件功能的位置。這是因為 FPGA 能以更優異的并行性處理巨大的數據量。

連接器限制

FMC+ 的演進

為將 FMC 提升到全新的高度，VITA 57.4 工作組已經使用工作在更高速度上的更大數量 GT 鏈路制定出一個規范。FMC+ 只是給 FMC 連接器增加外層列來處理更多信號，沒有更改任何電路板形狀或機械結構，因此具備完整的 FMC 后向兼容性。

新增行可以構成增強型連接器的組成部分，從而最大限度地減少對可用板級空間的占用。FMC+ 規范把可用 GT 鏈路的最大數量從 10 個增加到 24 個，并可選擇添加另外 8 個鏈路，從而實現合計 32 個全雙工鏈路。額外的鏈路使用 HSPCe 單獨連接器（HSPC 為主連接器）。表 1 是 FMC 和 FMC+ 連接的概覽多個獨立信號完整性團隊對更高的 28Gbps 數據率進行了特性描述和驗證。在包含并行接口的情況下，每個方向的最大雙工吞吐量現在能夠超過 900Gpbs。關于同時支持 FMC 和 FMC+ 的不同功能的數字化解決方案預期能達到的凈吞吐量的略圖，請參閱圖 2。

設計人員可以利用 FMC+ 實現的更大吞吐量充分發揮提供巨大 I/O 帶寬的新器件的優勢。這里仍然需要有權衡，例如有多少器件能安裝到該夾層卡的可用空間中，但對適度數量的通道而言，與今天的 FMC 規范相比，可實現的吞吐量已經是巨大的飛躍。

新一代 ADC 和 DAC

在今后幾年里可以合理預計高精度 ADC 和 DAC 將突破 10 Gsps 壁壘，使用直接 RF 采樣支持 L-、S- 乃至 C 波段頻率的極寬寬帶通信。在 10Gbps 以下，12 位、14 位乃至 16 位精度的轉換器正在興起，部分支持多個通道。這些器件的大部分將使用配備 12 Gbps 通道的 JESD204B（或更新版本）的信號處理，直至更新一代產品讓這一速度邁上新的高度。這些快速發展背后的動力來自電信行業，但國防工業也能加以利用，以滿足尺寸、重量以及成本 (SWAP-C) 要求。

其他 FMC+ 的優勢與用途

雖然和 FMC 類似，FMC+ 也很可能被 ADC、DAC 和收發器產品左右，FPGA 提供的更大 GT 密度讓它能用于其他功能。兩個值得一提的功能是光纖和新型串行存儲器。