各種 IP Core和參考設(shè)計

以下各種 IP Core和參考設(shè)計是由相關(guān)設(shè)計者提供，可以免費下載學習或使用。

[使用注意事項]

大部分設(shè)計是針對某個特定的器件而設(shè)計，在特定的軟件平臺上開發(fā)的，在移植到其他軟件平臺或器件時，都需要要做一些改動。在使用這些代碼的時候務必仔細閱讀相關(guān)資料，在讀懂源代碼的基礎(chǔ)上再使用，或針對自己的設(shè)計加以修改或重新設(shè)計，在不理解源代碼的情況下移植到其他平臺，會出現(xiàn)諸多錯誤。（本欄目于2003年4月14日更新）

異步通訊接口（URAT）

UART 1	UART參考設(shè)計，帶16byte緩沖，Xilinx提供	使用手冊	VHDL代碼
UART 2	UART參考設(shè)計，功能兼容NS16450, Lattice提供	使用手冊	VHDL代碼
UART 4	UART參考設(shè)計，Xilinx提供	使用手冊	VHDL代碼 Verilog代碼
6850	a6850 異步通訊接口，功能兼容MC6850 altera提供	使用手冊	VHDL代碼
16450	16450異步通訊接口，ALDEC提供	使用手冊	VHDL代碼 Verilog代碼
16450	16450異步通訊接口，ALDEC提供，修正版（由網(wǎng)友zhy修改，修正一些錯誤，詳情參閱文件注釋）		Verilog代碼

處理器與外設(shè)

8237	8237 可編程 DMA 控制器 altera提供	使用手冊	VHDL代碼
8237	8237 可編程DMA控制器 ALDEC提供	使用手冊	VHDL代碼
8251	a8251 可編程通訊接口 altera提供	使用手冊	VHDL代碼
8255	a8255 可編程外設(shè)接口,經(jīng)過官方認證，altera提供	使用手冊	VHDL代碼
8255	8255 可編程外設(shè)接口,ALDEC提供	使用手冊	VHDL代碼
8259	a8259 可編程中斷控制 altera提供	使用手冊	VHDL代碼
8259	8259 可編程中斷控制 ALDEC提供	使用手冊	VHDL代碼
8051接口	PLD與8051接口的參考設(shè)計 Xilinx提供	使用手冊	VHDL代碼
PopCorn	一個8位CISC結(jié)構(gòu)的精簡CPU，2還提供了編譯器		下載
8051	8051參考設(shè)計，與其他8051的免費IP相比，文檔相對較全，Oregano System 提供	使用手冊	VHDL代碼

總線接口控制

IDE	ATA/IDE接口控制器，opencore提供	使用手冊	代碼
USB2.0	USB2.0接口，opencore提供,僅供參考		verilog代碼
I2C	I2C總線控制器 altera提供	使用手冊	VHDL代碼
I2C	I2C總線控制器 Xilinx提供	使用手冊	VHDL代碼
I2C	Opencore提供的I2C代碼		HDL代碼
CAN接口	CAN總線控制器		Verilog代碼
SMBus	SMBus控制器 Xilinx提供	使用手冊	VHDL代碼
SPI接口	串行外設(shè)接口（Serial Peripheral Interface Master） Xilinx提供	使用手冊	VHDL代碼
USB接口	USB接口控制器參考設(shè)計，xilinx提供	使用手冊	VHDL代碼
PCI接口	32位/33M 從模式(target)PCI接口參考設(shè)計，Lattice提供。由于PCI時序較復雜，此設(shè)計僅能供參考	使用手冊	Verilog代碼
PCI仲裁	PCI總線仲裁參考設(shè)計，Quicklogic提供	使用手冊	Verilog代碼

存儲器接口

SDR SDRAM控制器1	標準SRD SDRAM控制器參考設(shè)計，altera提供	使用手冊	VHDL代碼 Verilog代碼
SDR SDRAM控制器2	標準SRD SDRAM控制器參考設(shè)計，xilinx提供	使用手冊	VHDL代碼 Verilog代碼
SDR SDRAM控制器3	標準SDR SDRAM控制器參考設(shè)計，Lattice提供	使用手冊	Vrilog代碼
SDR SDRAM控制器4	SDRAM控制器參考設(shè)計,與上面略有不同，最早為MACH器件設(shè)計。Lattice提供	使用手冊	VHDL代碼 Verilog代碼
DDR SDRAM控制器1	DDR（雙速率）SDRAM控制器參考設(shè)計，altera提供	使用手冊	VHDL代碼 Verilog代碼
DDR SDRAM控制器2	DDR（雙速率）SDRAM控制器參考設(shè)計，xilinx提供	使用手冊	Verilog代碼
ZBT SRAM控制器1	ZBT SRAM控制器參考設(shè)計，xilinx提供，（ZBT SRAM是一種高速同步SRAM）	使用手冊	VHDL代碼 Verilog代碼
ZBT SRAM控制器2	ZBT SRAM控制器參考設(shè)計，針對APEXII器件設(shè)計，altera提供，下載后自動安裝，詳見安裝說明	使用手冊	VHDL代碼
FCRAM控制器	FCRAM控制器 xilinx提供	使用手冊
Flash接口	Flash接口制器 xilinx提供	使用手冊	verilog

數(shù)字信號處理

FFT	一篇用VHDL實現(xiàn)快速傅立葉變換的論文，包括原理分析和代碼實現(xiàn)，印度圣雄甘地大學M.A.學院提供	使用手冊	VHDL代碼
16點FFT	16點快速傅立葉變換FFT，16位數(shù)據(jù)輸入/輸出，xilinx提供	使用手冊	VHDL代碼
1024點FFT	1024點FFT快速傅立葉變換，16位數(shù)據(jù)輸入/輸出，帶DMA功能，xilinx提供	使用手冊	VHDL代碼
對數(shù)	可以計算以2，10，e為底的對數(shù)，將license添加到原有的MaxplusII或QuartusII的license中就可以直接使用，但源代碼加密。 altera提供	使用手冊	對數(shù) IP
平方根	硬件求解平方根的IP 將license添加到原有的MaxplusII或QuartusII的license中就可以直接使用，但源代碼加密。 altera提供	使用手冊	平方根 IP
基本數(shù)學運算庫	包括各種用VHDL語言描述的基本數(shù)學運算單元，瑞典聯(lián)邦技術(shù)研究院（ETH）提供	使用說明 1 2	VHDL數(shù)學運算庫1.0

信號糾錯

CRC校驗代碼自動生成工具	根據(jù)輸入條件自動產(chǎn)生各種CRC的VHDL或verilog源程序	使用手冊	在線運行
CRC校驗參考設(shè)計	IEEE 802.3 Cyclic Redundancy Check參考設(shè)計，xilinx提供	使用手冊	Verilog代碼
CRC校驗參考設(shè)計	可配置CRC參考設(shè)計 xilinx提供	使用手冊	VHDL代碼和說明

通訊參考設(shè)計

A率/u率壓縮	A率/u率壓縮與解壓縮的IP core,將license添加到原有的MaxplusII或QuartusII的license中就可以直接使用，但源代碼加密。 altera提供		A/u率壓縮解壓縮
16B/20B編解碼	16B/20B編解碼 Xilinx提供	使用手冊
DDS	直接頻率合成，Quicklogic提供,部分源文件是Quicklogic 專用文件	使用手冊	Verilog代碼
曼徹斯特編解碼	曼徹斯特編解碼 Xilinx提供	使用手冊	VHDL代碼 Verilog代碼

其他類型參考設(shè)計

1553編解碼	MIL-STD-1553 編碼與解碼 Lattice提供		verilog代碼與文檔
串并轉(zhuǎn)換	通過多通道串-并轉(zhuǎn)換器將多個同步串行數(shù)據(jù)流轉(zhuǎn)換為并行數(shù)據(jù) xilinx提供	使用手冊	HDL代碼下載
鍵盤掃描	鍵盤掃描程序，xilinx提供，設(shè)計文件用ISE打開	使用手冊	設(shè)計文件下載
DES	高速DES和3DES加密、解密參考設(shè)計 Xilinx提供
色度空間變換	Color Space Converter （RGB轉(zhuǎn)換YCbC） Xilinx提供	使用手冊	VHDL/Verilog
LFSR 代碼自動生成工具v1.2	線形反饋移位寄存器（LFSR）是數(shù)字系統(tǒng)中一個重要的電路結(jié)構(gòu)，本程序可以自動產(chǎn)生AHDL,VHDL,Verilog的代碼及電路原理圖。不清楚LFSR的用戶可以先閱讀這一篇文章	使用手冊
通用存儲器	包括各種類型存儲器的VHDL描述，如FIFO，雙口RAM等		VHDL代碼庫

更多參考設(shè)計

FreeCore Library 1	免費的AHDL模塊庫,包括IIC控制器,DRAM控制器,UART等28個模塊,AHDL源代碼
FreeCore Library 2	包括9個免費的VHDL/VerilogHDL參考設(shè)計,如SDRAM控制器等（2002年8月更新！）
Free-IP core	提供幾個VHDL的免費IP Core,如RAM,CPU等
Opencore	一個致力于發(fā)展公開IP核的組織，向工程師提供一些免費IP，如PCI等，但很多core只能供參考，未經(jīng)過完整測試，可能會存在一些問題。

閱讀全文

Xilinx(119164) Xilinx(119164)
vhdl(127605) vhdl(127605)
VHDL代碼(20814) VHDL代碼(20814)

CORE10--100-AR

IP CORE10/100 UNLIMITED RTL

2023-03-22 19:59:35

CORE10--100-RM

IP CORE10/100 ETHERNET MAC

2023-03-22 19:59:35

CORE1553-DEV-KIT-2

KIT DEVELOPMENT FOR IP CORE1553

2023-03-30 11:49:30

CORE1553-SA

HARDWARE FOR IP CORE1553

2023-03-30 11:49:35

CORE1553BBC-AN

IP MODULE CORE1553 BUS CTLR

2023-03-30 12:03:00

CORE1553BBC-AR

IP MODULE CORE1553 BUS CTLR

2023-03-30 12:03:01

CORE1553BRM-AN

IP MODULE CORE1553 BUS/REMOTE

2023-03-22 19:59:24

CORE1553BRT-AN

IP MODULE CORE1553 REMOTE TERM

2023-03-22 19:59:23

CORE1553BRT-AR

IP MODULE CORE1553 REMOTE TERM

2023-03-22 19:59:26

CORE1553BRT-EBR-AN

IP MOD CORE1553 EBR ENH BIT RATE

2023-03-30 12:03:00

CORE1553BRT-EBR-AR

IP MOD CORE1553 EBR ENH BIT RATE

2023-03-30 12:03:01

CORE1553BRT-OM

IP MODULE CORE1553 REMOTE TERM

2023-03-22 19:59:23

CORE1553BRT-RM

IP MODULE CORE1553 REMOTE TERM

2023-03-22 19:59:26

CORE429-DEV-KIT-3

KIT DEV FOR CORE429 IP MODULE

2023-03-30 11:49:29

CORE429-RS232-CABLE

HDW RS232 CABLE FOR IP CORE429

2023-03-30 12:05:59

CORE429-SA

DAUGHTER CARD IP CORE429

2023-03-30 11:49:29

IP CORE 之 FIFO 設(shè)計- ISE 操作工具

不多說，上貨。IP CORE 之 FIFO 設(shè)計- ISE 操作工具本篇實現(xiàn)基于叁芯智能科技的SANXIN -B02 FPGA開發(fā)板，如有入手開發(fā)板，可以登錄官方淘寶店購買，還有配套的學習視頻。FIFO

2023-04-11 20:50:21

IP CORE 之 PLL- ISE 操作工具

不多說，上貨。IP CORE 之 PLL- ISE 操作工具本篇實現(xiàn)基于叁芯智能科技的SANXIN -B02 FPGA開發(fā)板，如有入手開發(fā)板，可以登錄官方淘寶店購買，還有配套的學習視頻。Xilinx

2023-04-06 16:04:21

IP CORE 之 RAM 設(shè)計- ISE 操作工具

不多說，上貨。IP CORE 之 RAM 設(shè)計- ISE 操作工具本篇實現(xiàn)基于叁芯智能科技的SANXIN -B02 FPGA開發(fā)板，如有入手開發(fā)板，可以登錄官方淘寶店購買，還有配套的學習視頻

2023-04-10 16:43:04

IP CORE 之 ROM 設(shè)計- ISE 操作工具

不多說，上貨。IP CORE 之 ROM 設(shè)計- ISE 操作工具本篇實現(xiàn)基于叁芯智能科技的SANXIN -B02 FPGA開發(fā)板，如有入手開發(fā)板，可以登錄官方淘寶店購買，還有配套的學習視頻

2023-04-07 20:09:59

IP Core SITE許可證如何工作？

我有興趣購買TEMACIP Core的SITE許可證。我對Node-Locked vs Floating許可證的工作方式感到困惑。讓我們說有7個團隊在項目的不同部分工作，其中大多數(shù)人需要能夠在給

2018-12-26 11:38:09

IP core調(diào)用DDS

ISE軟件，使用IP core調(diào)用DDS，產(chǎn)生正弦載波，使用調(diào)頻200M時鐘做為DDS輸入，功能仿真沒問題，但后仿真卻不顯示波形，只是一根紅線，是不是頻率過高啊，還是什么設(shè)置問題，請各位高人賜教，小弟初學FPGA

2013-03-20 20:37:32

IP生成如何只能使用這個Core

你好：我想用我自己的項目生成一個IP Core，其他人只能使用這個Core，而不能讀取或?qū)懭胛业拇a。如何能夠這樣做？該軟件是ISE8.2.03以上來自于谷歌翻譯以下為原文Hi:I wantto

2019-05-24 13:49:21

各種 IP Core和參考設(shè)計

各種 IP Core和參考設(shè)計

2012-08-17 23:49:44

EDE IP Core可以直接被ISE使用嗎？

大家好。可以直接由ISE使用EDK IP Core，例如將其安裝到ISE并成為theISE的IP之一。如果不能，那么必須將它用作EDK生成的子系統(tǒng)（microblaze或powerpc）嗎？我想要

2019-01-23 10:21:55

FPGA零基礎(chǔ)學習：IP CORE 之 FIFO設(shè)計

core，設(shè)計者不需要自己設(shè)計可編程邏輯和SRAM組成FIFO。設(shè)計者也可以自己設(shè)計FIFO。本節(jié)講述調(diào)用quartus中的FIFO ip core。 · 架構(gòu)設(shè)計和信號說明此模塊命名為

2023-03-15 16:19:35

FPGA零基礎(chǔ)學習：IP CORE 之 RAM設(shè)計

設(shè)計和信號說明此模塊命名為ram_test。ram_my為ip core。 · 調(diào)用 ip core 之 RAM 建立好工程，打開tools -> ip catalog。按照

2023-03-14 17:38:29

ISE14.2在Language Templates中沒有Coregen，不能查看IP core模板

在使用ISE14.2的過程中，在工程內(nèi)創(chuàng)建了.xco文件，在Language Templates中只有Tcl，UCF,VHDL,Verilog四項，沒有Coregen，不能查看IP core模板，建立的.xco文件也不能使用起來。請問這是什么原因？

2015-02-09 11:27:29

SDRAM Controller IP core的使用

以前寫過一個SDRAM 的控制程序，現(xiàn)在想玩下IP core，請問該如何使用呢？在 quartus 13的Tools--》Megawizard Plug-in Manager中沒有找到SDRAM controller IP Core。請高手指教，謝謝！

2015-08-29 16:24:23

Video Scaler IP Core幾小時后停止運行

result is correct. But the IP core stops working after couple of hours. The output port

2019-04-02 08:58:51

Vivado HLS直通AXI Stream IP-Core如何分配

嗨，我已經(jīng)創(chuàng)建了一個帶有IP-Core的硬件設(shè)計。但它不能正常工作。對于我提到的調(diào)試問題，我創(chuàng)建了一個IP-Core，然后通過AXI Stream。所以我可以檢查我的IP-Core是否不起作用

2020-04-14 09:25:10

eMemory (OTP) hard IP core 怎么讀寫？

項目中需要用到OTP來做存儲，eMemory (OTP) hard IP core怎么讀寫？時序要求？有沒有人做過相關(guān)的？

2017-05-09 14:07:29

fft ip core 9.0中使用的定點格式是什么？

s_axis_tdata的實數(shù)和虛數(shù)位為16位。我想知道使用的定點格式？分數(shù)是多少？這樣我就可以將它與MATALAB輸出進行比較。用戶可以在fft ip core中定義固定點格式嗎？如果是的話怎么樣？

2020-05-12 08:32:53

sem ip core錯誤緩解問題的解決辦法？

當我嘗試使用sem ip core時，我遇到了麻煩。我用vivado創(chuàng)建了一個sem并修改了錯誤注入shim以連接到vivado_lab_tools。我生成示例designandmodifiy

2020-07-29 09:22:05

vivado的IP core怎么用

本實驗通過調(diào)用PLL IP core來學習PLL的使用、vivado的IP core使用方法。

2021-03-02 07:22:13

【Combat FPGA開發(fā)板】配套視頻教程——MIPI的IP CORE的使用

本視頻是Combat FPGA開發(fā)板的配套視頻課程，本章節(jié)課程主要介紹MiPi-DPHY的基礎(chǔ)知識、MiPi-DPHY的IP core的調(diào)用以及MiPi-DPHY的仿真。課程資料包含豐富

2021-05-06 15:23:20

【Runber FPGA開發(fā)板】配套視頻教程——高云IP core的簡介及使用

本帖最后由蛙蛙蛙于 2021-4-12 17:51 編輯本視頻是Runber FPGA開發(fā)板的配套視頻課程，主要通過PLL的工程實例講解高云IP core的使用，課程主要介紹什么是IP

2021-04-12 16:45:11

下載Xilinx IP Core

除了在Xilinx官網(wǎng)上在哪里能下載到Xilinx IP Core 及l(fā)icense？如FFTFIRCORDIC核等！

2013-06-20 23:51:39

為什么我無法從ip core向?qū)善魃晌业捻椖恐惺褂玫脑韴D？

你好我正在嘗試使用內(nèi)存接口生成器（MIG）來控制開發(fā)板sp601的DDR3外部RAM問題是我無法從ip core向?qū)善魃晌业捻椖恐惺褂玫脑韴D。我曾嘗試使用官方PDF作為參考，幾個網(wǎng)站，但我

2019-11-07 06:09:48

使用FPGA和IP Core實現(xiàn)定制緩沖管理

本帖最后由 eehome 于 2013-1-5 09:45 編輯在通信網(wǎng)絡系統(tǒng)中，流量管理的核心是緩存管理、隊列管理和調(diào)度程序。本文結(jié)合使用FPGA及IP Core闡述緩存管理的結(jié)構(gòu)

2012-11-09 18:43:41

具有通用總線寬度的自定義IP如何定義內(nèi)部addsub ip core

custuom ip core with generic bus width. Inside the core I have to use a addsub ip from xilinx.

2019-04-18 07:12:26

基于FPGA中8051 IP CORE 的數(shù)字電子鐘設(shè)計求大神指導啊啊啊！

基于FPGA中8051 IP CORE 的數(shù)字電子鐘設(shè)計求大神指導啊啊啊！

2015-05-05 22:49:09

如何使用FPGA和IP Core實現(xiàn)定制緩沖管理？

如何使用FPGA和IP Core實現(xiàn)定制緩沖管理？

2021-04-29 06:01:33

如何獲取CORE-1126K-JD4開發(fā)板的IP地址呢？

問題描述及復現(xiàn)步驟:新購貴公司CORE-1126K-JD4開發(fā)板，電腦是使用固定IP地址上網(wǎng)的，修改IP地址為192.168.22.XXX，使用RK_IPCamera_Tool-V 1.3無法搜索到開發(fā)板，請問開發(fā)板是否有預設(shè)的IP地址，如果沒有請問如何獲取開發(fā)板的IP地址？

2022-12-01 16:21:11

怎么禁用Aurora IP Core 8B / 10B中的時鐘補償功能？

大家好，我使用的是Vivado 2016.4和Virtex 7 XC7VX485T FPGA。我需要知道是否有一個選項可以禁用Aurora IP Core 8B / 10B中的時鐘補償功能。我可以看到IP核心文件，但它們都是只讀的。謝謝，馬諾

2020-08-18 09:43:40

新增加和更新下面的ASIC IP cores

;     4.  ARM1176JZF-S CPU soft IP core &

2010-05-24 15:25:53

求救啊~~xilinx ise 9.1是不是不能通過ip core 來加dds啊？

如題。我現(xiàn)在要用ip core來加dds該怎么辦呢？能不能提供個10.1的下載鏈接啊！！感謝啊！！

2009-05-28 20:55:06

求解答怎么利用IP core設(shè)計收音機的FIR濾波器

求解答怎么利用IP core設(shè)計收音機的FIR濾波器

2013-08-09 17:41:36

破解版Altera IP core 能否下載到板子上

項目需要使用FIR和FFT IP core，我下了破解版的quartus，dsp builder和matlab，用dsp builder的基本庫建了一個正弦發(fā)生器，matlab和modelsim仿真

2015-09-11 11:23:41

設(shè)計DDS IP CORE如何創(chuàng)建不同振幅的sin波？

大家好，我有一個問題。當我設(shè)計DDS IP CORE時，我不知道如何創(chuàng)建不同振幅的sin波。通常我可以創(chuàng)建相同的振幅但不同頻率的sin波要疊加。但是，我不知道知道如何實現(xiàn)幅度控制.SFDR的功能是什么？謝謝！

2020-05-13 08:58:43

請問想修改xilinx IP core的xgui該如何處理呢

請問想修改xilinx IP core的xgui該如何處理呢？需要打開一個官方IP core里的功能，我想辦法把 xgui 的 tcl 解開了，看到這部分界面是被注釋掉的。手工去掉注釋以后，不知道

2019-10-29 11:08:28

請問軟處理器屬不屬于IP core呀？比如MicroBlaze、Nios ii這些。

請問軟處理器屬不屬于IP core呀？比如MicroBlaze、Nios ii這些。

2014-11-08 18:47:00

需要澄清adc o/p作為Cordic ip core的i/p

to Cordic ip core directly...? Or should we need to send the i/p's to Cordic as Vector type..?Thank You,Ajay Kumar K.

2019-02-27 11:57:52

PicoBlaze 處理器IP Core 的原理與應用

詳細分析8 位微處理器IP core PicoBlaze 的結(jié)構(gòu)、原理與設(shè)計方法；介紹PicoBlaze 的指令集和調(diào)試工具pblazeIDE，討論PicoBlaze 的編程方法和應用設(shè)計實例；列舉幾種PicoBlaze 的應用方案。

2009-04-15 11:43:25

mc8051 design代碼,MC8051 IP core

This is version 1.3 of the MC8051 IP core. September 2002: Oregano Systems - Design &

2009-05-14 11:29:02

USB Function IP Core

USB Function IP Core The Universal Serial Bus (USB) has evolved to the standard

2009-06-14 09:03:23

通用存儲器包括各種類型存儲器的VHDL描述，如FIFO，雙

通用存儲器包括各種類型存儲器的VHDL描述，如FIFO，雙口RAM等VHDL代碼庫 -- The Free IP Project-- VHDL Free-RAM

2009-06-14 09:35:12

USB設(shè)備控制器IP Core 的設(shè)計與實現(xiàn)

本文介紹一款USB 設(shè)備控制器IP CORE 的設(shè)計與實現(xiàn)。論文首先介紹了USB 設(shè)備控制器的設(shè)計原理，模塊劃分及每個模塊的功能。然后介紹了該IP CORE 在ModelsimSE 中的功能仿真及FPGA 驗證結(jié)

2009-08-06 11:39:00

高穩(wěn)定度步進電機控制器IP Core設(shè)計

利用SoPC技術(shù)設(shè)計了一種通用性強、細分數(shù)可編程、升/降速曲線可編程的步進電機控制器IP Core，并利用Altera的DE2開發(fā)板進行了設(shè)計驗證。

2010-07-30 11:37:09

自由IP Core資源的利用

摘要：本文介紹了與免費IP Core運作有關(guān)的問題以及免費資源的若干來源，然后通過對兩個不同來源的、免費的八位RISC CPU進行比較和分析，給出了若干選用免費核

2006-03-24 13:33:18

856

利用FFT IP Core實現(xiàn)FFT算法

利用FFT IP Core實現(xiàn)FFT算法摘要:結(jié)合工程實踐，介紹了一種利用FFT IP Core實現(xiàn)FFT的方法，設(shè)計能同時對兩路實數(shù)序列進行256點FFT運算，并對轉(zhuǎn)換結(jié)果進行求

2008-01-16 10:04:58

6709

PicoBlaze處理器IP Core的原理與應用

PicoBlaze處理器IP Core的原理與應用詳細分析8位微處理器IP core PicoBlaze的結(jié)構(gòu)、原理與設(shè)計方案；介紹PicoBlaze的指令集和調(diào)試工具pblazeIDE，討論PicoBlaze的編程方案和應用設(shè)計實

2009-03-28 15:17:30

820

PicoBlaze處理器IP Core的原理與應用

摘要：詳細分析8位微處理器IP core PicoBlaze的結(jié)構(gòu)、原理與設(shè)計方案；介紹PicoBlaze的指令集和調(diào)試工具pblazeIDE，討論PicoBlaze的編程方案和應用設(shè)計實例；列

2009-06-20 10:54:39

741

基于NCO IP core的Chirp函數(shù)實現(xiàn)設(shè)計

基于NCO IP core的Chirp函數(shù)實現(xiàn)設(shè)計　0 引言　　IP就是知識產(chǎn)權(quán)核或者知識產(chǎn)權(quán)模塊的意思。在EDA技術(shù)和開發(fā)領(lǐng)域具有十分重要的作用，在半導體產(chǎn)業(yè)中IP定義為

2009-12-02 11:41:40

1212