為了用較少的硬件和測試時間開銷獲得對被測電路較高的故障覆蓋，提出了一種數字集成電路測試中多掃描鏈的配置方法。該方法基于最大周期的線性反饋移位寄存器LFSR生成的m序列的移位可加性，可使較短長度的LFSR驅動多個掃描鏈；為了減小LFSR生成序列的互相關性，利用LFSR與其對偶LFSR間的關系，提出了基于邏輯仿真的移相器的快速設計方法，實驗結果驗證了該方法的有效性，對VLSI的內測試和外測試皆適用。
關 鍵 詞 線性反饋移位寄存器; 移相器; m序列; 移位可加性; 偽隨機測試
以少的時間開銷和硬件代價獲得高的故障覆蓋率一直是各種數字集成電路或系統測試方案研究對象。在已有的測試方案中，隨機測試技術由于無需確定性測試矢量生成器和適宜于內測試的特性，故獲得廣泛應用。在許多可測性方案中，為了減少測試時間開銷常使用多掃描通道[1]，通常采用具有最大周期的線性反饋移位寄存器(Linear Feedback Shift Register，LFSR)產生的m序列提供多掃描通道的并行輸入，但因LFSR中存在通過對相鄰單元的現態簡單左移或右移來獲得次態值的現象，必然造成LFSR中相鄰位流間的互相關性[2]，將這種位流用于被測電路(Circuits Under Test，CUT)多掃描通道的輸入，對CUT而言，輸入的并非偽隨機數，用這種存在互相關性的序列進行測試，將使故障覆蓋率不合要求或增大測試長度，改進這一缺陷的措施之一便是在LFSR的并行輸出和多通道掃描輸入間設計一個移相器(Phase Shifter，PS)，PS本質上為一個異或樹狀網絡，其作用是將LFSR的若干單元經異或運算后用來驅動掃描通道，PS設計的目的是決定由哪些LFSR單元的異或結果產生的序列來保證對另一參考通道具有給定的相移，如由長度為3的LFSR的某兩個單元產生的兩個移位等價序列S1=(1011001)，S2=(0011011)，則S2相對S1的相移P(S1,S2)=4。采用PS不僅能克服上述弊端，而且能使短長度的LFSR驅動多掃描通道，本文提出了基于邏輯仿真的移相器的快速設計方法。