電磁兼容與pcb設計從元件選擇、電路設計和印制電路板的布線等幾個方面討論了電路板級的電磁兼容性（EMC）設計。
本文從以下幾個部分進行論述：
第一部分：電磁兼容性的概述
第二部分：元件選擇和電路設計技術
第三部分：印制電路板的布線技術
附錄A：電磁兼容性的術語
附錄B：抗干擾的測量標準
第一部分 — 電磁干擾和兼容性的概述
電磁干擾是現(xiàn)代電路工業(yè)面對的一個主要問題。為了克服干擾，電路設計者不得不移
走干擾源，或設法保護電路不受干擾。其目的都是為了使電路按照預期的目標來工作——
即達到電磁兼容性。
通常，僅僅實現(xiàn)板級的電磁兼容性這還不夠。雖然電路是在板級工作的，但是它會對
系統(tǒng)的其它部分輻射出噪聲，從而產(chǎn)生系統(tǒng)級的問題。另外，系統(tǒng)級或是設備級的電磁兼容性必須要滿足某種輻射標準，這樣才不會影響其他設備或裝置的正常工作。
許多發(fā)達國家對電子設備和儀器有嚴格的電磁兼容性標準；為了適應這個要求，設計
者必須從板級設計開始就考慮抑制電子干擾。
1．電磁環(huán)境的組成
一個簡單的電磁干擾模型由三個部分組成：

電磁干擾源

耦合路徑

接收器
電磁干擾模型的組成如圖一所示。

電磁干擾源
電磁干擾源包括微處理器、微控制器、靜電放電、傳送器、瞬時功率執(zhí)行元件，比如
說：機電式繼電器、開關電源、閃電等。在一個微控制器系統(tǒng)里，時鐘電路通常是最大的寬帶噪聲發(fā)生器，而這個噪聲被分散到了整個頻譜。隨著大量的高速半導體器件的應用，其邊沿跳變速率非常快，這種電路可以產(chǎn)生高達300MHZ的諧波干擾。
 耦合路徑
噪聲被耦合到電路中最簡單的方式是通過導體的傳遞。如果一條導線在一個有噪聲的
環(huán)境中經(jīng)過，這條導線通過感應將接受這個噪聲并且將它傳遞到電路的其余部分。噪聲通過電源線進入系統(tǒng)，就是這種的耦合的一種情況。由電源線攜帶的噪聲就被傳到了整個電路。耦合也能發(fā)生在有共享負載（阻抗）的電路中。例如，兩個電路共享一條提供電源電壓導線，并且共享一條接地的導線。如果一個電路要求提供一個突發(fā)的電流，由于兩個電路共享共同的電源線和同一個電源內(nèi)阻，則另一個電路的電源電壓將會下降。該耦合的影響能通過減少共同的阻抗來削弱。但不幸的是，電源內(nèi)阻抗是固定的而不能被降低，這種情況也同樣發(fā)生在接地的導線中。在一個電路中流動的數(shù)字返回電流在另一個電路的接地回路中產(chǎn)生了地電位的變動。若接地不穩(wěn)定，則將會嚴重的降低運算放大器、模數(shù)轉(zhuǎn)換器和傳感器等低電平模擬電路的性能。同樣，對每個電路都共享的電磁場的輻射也能產(chǎn)生耦合。當電流改變時，就會產(chǎn)生電磁波。這些電磁波能耦合到附近的導體中并且干擾電路中的其它信號。接收器（受體）所有的電子電路都可以接受傳送的電磁干擾。雖然一部分電磁干擾可通過射頻被直接接受，但大多數(shù)是通過瞬時傳導被接受的。在數(shù)字電路中，臨界信號最容易受到電子干擾的影響。這些信號包括復位、中斷和控制信號。模擬的低級放大器、控制電路和電源調(diào)整電路也容易受到噪聲的影響。
為了進行電磁兼容性設計并符合電磁兼容性標準，設計者需要將輻射（從產(chǎn)品中泄露
的射頻能量）減到最小，增強其對輻射（進入產(chǎn)品中的射頻能量）的易感性和抗干擾能力如圖一所示，發(fā)射和抗干擾都可以根據(jù)輻射和傳導的耦合來分類。輻射耦合在高頻中十分常見，而傳導耦合路徑在低頻中更為常見。