概述：
　　本應(yīng)用指南針對 FT256 1 mm BGA 封裝的 Spartan?-3E FPGA，討論了低成本、四至六層、大批量印刷電路板 （PCB） 的布局問題，同時探討高速信號和信號完整性 （SI） 因素對低層數(shù) PCB 布局的影響。本應(yīng)用指南的讀者為設(shè)計工程師、管理人員和 PCB 布局人員，他們對與 SI 相關(guān)的設(shè)計問題應(yīng)當(dāng)已經(jīng)有所了解。本應(yīng)用指南主要講述 FT256 封裝的 Spartan-3E 器件，但這些信息也適用于同等的 FG256 封裝，其中包含的通用指南可用于優(yōu)化其他器件和封裝的電路板布局。
　　左右 PCB 成本的主要因素有兩個：制造能力和產(chǎn)量。設(shè)計低成本 PCB 的規(guī)則取決于 PCB 生產(chǎn)設(shè)備能按最低價格制造出什么。這一現(xiàn)實情況還決定著在既保持低成本又適于大批量制造的電路中可實現(xiàn)的 PCB 層數(shù)。遺憾的是，市場對增加可編程邏輯的封裝引腳數(shù)的需求意味著更小的形狀因數(shù)，因此加大了對 PCB 布局成本的壓力。盡管如此，如果使用 FT256 1 mm 球柵陣列（BGA） 封裝的 Spartan-3E FPGA，仍然能以盡量低的成本設(shè)計出四層電路板。
　　如果用外來設(shè)計規(guī)則（如 1 mils 跡線與間隔）設(shè)計電路板，則可選的制造方案有限，且成本高昂。一密耳即千分之一英寸，亦稱一英毫，等于 0.0254 毫米。某些北美廠家或許能夠用這些規(guī)則制造電路板，但將此種 PCB 制造工藝搬到亞洲的主流生產(chǎn)設(shè)備上卻不大可能大幅度降低成本。隨著產(chǎn)量的提高，有更多廠家樂于制造電路板以降低成本，但是，達(dá)到可接受的成本所需的時間可能比產(chǎn)品的壽命還要長。本應(yīng)用指南即針對這一情況提出能改進(jìn)制造方案和降低成本的一些解決辦法。
?