關鍵字：DSP 架構 數字 PLL 數字振蕩器簡介

在過去，諧波分析儀不僅非常昂貴，而且難以集成到大規模制造的電表中。因此，對電網進行諧波污染分析是一件非常困難的事情，只能偶爾由專業操作員在某些特定位置進行。如今，芯片不僅可以集成更多的信號處理功能，而且尺寸更小、價格更低廉，能夠實現對電網的高效使用和監控。

過去幾十年來，電源系統呈指數式增長，其非線性特性引起了嚴重的諧波污染。這可能帶來多方面的不利影響，例如：電氣設備過熱和過早老化，傳輸線路損耗增加，以及繼電器保護失靈等。因此，業界越來越關注諧波污染問題，并采取了各項措施以實現更好的電網管理。其中，最佳的一個方法是在電網內設置更多的觀測和分析點，并且延長監控時間。隨著智能電表在全世界范圍內的加快部署，滿足上述要求的最佳器件會被用于其中。用于智能電表的

ASIC 集電能計量特性與諧波分析功能于一身，可能是最適合當下的理想解決方案。請切記，考慮到一塊芯片內要嵌入大量 DSP 資源，同時又必須廉價、尺寸小、功耗低，可想而知頻譜分析絕非易事。本文將討論一種嘗試滿足所有這些需求的 DSP 架構解決方案。

基頻估算和頻譜成分提取

電網上不斷變化的負載與相對恒定的發電輸出之間存在一種動態的平衡關系，這導致在負載較高時，主電源頻率會略微降低，而在負載較低時，主電源頻率會略微提高。在電網高度發達并受到密切監控的國家，頻率偏移量相當小，但在電網控制不佳的地區，頻率偏移量可能大到足以影響電氣設備。為此，業界已進行大量研究工作，試圖找到通過優化各種參數，如精度、速度、噪聲和諧波抗擾度等，來實現跟蹤頻率的最有效方法。

就電源系統的安全性、穩定性和效率而言，電網的頻率是與電流和電壓同等重要的工作參數。可靠的頻率測量是有效的進行電源控制、負載減輕、負載恢復和系統保護的先決條件。

檢測和估算頻率的方法有許多種。例如，過零方法通過測量兩個相繼過零點之間的時間間隔來檢測頻率，這種方法的優點是非常容易實現，缺點是精度較低，并且易受諧波、噪聲、直流成分等影響。基于 DFT 的算法可以利用采樣序列來估算頻率，但它對輸入信號中的諧波非常敏感。針對本文所述的 DSP 架構，我們考察了一種基于數字 PLL

的方法，發現它很有效，具有高抗擾度，同時還能提供精確的頻率估算。

圖 1 所示為標準數字 PLL 結構及其三個主要模塊。相位誤差檢波器將輸出發送到環路濾波器，環路濾波器進一步控制一個數字振蕩器，目的是最大程度地降低相位誤差。因此，最終可以獲得輸入信號基頻的估算值。控制環路經過優化，在 45 Hz 到 66 Hz 的標準電網頻率范圍內可提供最佳的鎖定參數性能。

?