隨著數字信號處理技術的快速發展，數字信號處理器（DSP）越來越廣泛地應用于各種實時嵌入式系統中。當系統調試完畢，想脫離仿真環境并在上電復位后自動啟動程序代碼運行時，必須將程序代碼存儲在非易失性存儲器中。Flash存儲器以其大容量和可在線編程等特點已成為DSP系統的一個基本配置。在系統上電復位后，DSP芯片內部固化的引導裝載器（Bootloader）把應用程序從Flash引導到DSP芯片內高速 RAM中執行。這樣既利用了外部存儲器擴展DSP有限的ROM資源，又可以充分保證用戶程序的全速運行［1-2］。
　　本文采用德州儀器公司的16位定點DSP芯片TMS320VC5509A（以下簡稱5509A），其PGE封裝形式只有14根地址總線（A0～A13），最大只能尋址16KB的Flash存儲器［3］。若要尋址更大地址空間，就需要控制Flash存儲器的高位地址線。常見的解決方案是采用DSP的通用輸入輸出GPIO（General Purpose Input/Output）引腳來控制Flash的高位地址線，從而實現Flash存儲器的分頁訪問［5-6］。然而，對于較大容量的Flash存儲器，如本文采用的Am29LV800的容量為512K×16bit，有19根地址線［4］，如果采用上述方法，硬件連接雖然簡單，但會占用較多的GPIO引腳，而且以后的系統擴展也不方便。本文介紹了一種基于CPLD快速譯碼的DSP二次引導方法，利用CPLD的時序嚴格、譯碼速度快、可在線編程等特點，在 DSP的外部存儲器接口EMIF（Exteral Memory Interface）的CE2空間模擬了一個Flash換頁寄存器FPR（Flash Page Register），在上電復位后控制Flash的高位地址線，從而實現Flash的分頁訪問。因此，可通過二次bootloader程序修改FPR的值，控制Flash的高位地址線，將最終的應用程序加載到RAM中運行。
　　1 TMS320VC5509A的并行引導模式
　　1.1 5509A的引導模式
　　5509A的引導模式選擇是通過4個模式選擇引腳BOOTM［3：0］來配置的，BOOTM3~0引腳分別與GPIO0、3、2、1相連。5509A提供了六種引導模式，即EHPI引導模式、8位/16位并行EMIF引導模式、8位/16位標準串行口引導模式、SPI EEPROM引導模式、USB引導模式以及I2C E2PROM引導模式。本文采用16位并行EMIF引導模式，將BOOTM［3：0］設置為1011即可。
　　在16位并行EMIF引導模式下，DSP芯片內部固化的Bootloader程序上電復位后，首先從CE1空間首地址0x200000h處開始讀取程序代碼，并加載到RAM中運行。
　　1.2 5509A的引導表格式
　　程序代碼以引導表的格式存儲在Flash存儲器中。引導表是獨立于所選引導模式的一種特定的格式，包含了用戶程序的代碼段、數據段、段在RAM中的目標地址以及程序入口地址等其他相關信息。5509A引導表結構如表1所示。
　　
　　DSP芯片內部固化的Bootloader的主要功能是將Flash中存儲的引導表按一定順序加載到 RAM中，然后跳轉到32位程序入口地址開始執行。引導表文件可以通過TI公司提供的16進制轉換工具生成，一般是hex格式，然后將此hex文件燒寫到 Flash存儲器中供Bootloader加載。
　　2 DSP二次Bootloader的原理及實現
　　由上述分析可知，DSP用戶程序的并行加載過程是由DSP內固化的Bootloader實現的。由于5509A的PGE封裝只有14根地址線，最多只能訪問到16K×16bit地址空間。對于超過16KB的用戶代碼，Bootloader將不能加載全部的引導表文件。因此若要加載超過16K的用戶代碼，必須進行二次Bootloader。
　　二次Bootloader的原理是由用戶自行編寫一個代碼長度小于16KB的引導程序（以下簡稱 uboot），其功能與DSP內固化的Bootloader相同，用于加載最終的用戶代碼。在uboot程序中控制Flash存儲器的高位地址線來訪問 Flash的其他存儲內容。這樣，DSP上電復位后，Bootloader首先加載uboot并運行，然后uboot又加載最終用戶代碼，實現了大于 16K代碼的二次引導。
　　2.1 DSP與Flash及CPLD的硬件接口
　　本文采用AMD的 Am29LV800作為DSP的外部存儲器擴展。Am29LV800按8位方式訪問，容量為1M字；按16位方式訪問，容量為512K字。DSP外圍電路邏輯譯碼及Flash高位地址線模擬由CPLD實現。Xilinx公司的XC9572XL是一款高性能的CPLD芯片，最高主頻可達178MHz，包含了 72個宏單元，1 600個可用門電路，其TQFP封裝有72個可用I/O引腳［7］。圖1是5509A與CPLD及Flash之間的硬件接口設計原理圖。
　　
　　如圖1所示，5509A的地址線A［13：1］與Flash的地址線A［12：0］，A0未用。Flash存儲器被映射到DSP的CE1空間，由片選線CE1經CPLD譯碼后選通。其中DSP的地址線A13和A［3：1］與CPLD接口，用于換頁寄存器FPR的模擬。Flash存儲器的BYTE引腳經上拉后接高電平，即按16位方式訪問。