木材具有隔音、隔熱、舒適的觸覺和視覺效果等優(yōu)點(diǎn)，被廣泛應(yīng)用于建筑、家具、樂器、車輛、船舶、醫(yī)療器械等行業(yè)。木材的彈性模量是判斷木材質(zhì)量的一個可靠指標(biāo)。超聲波檢測法、微波檢測法、射線檢測法、機(jī)械應(yīng)力檢測法、振動檢測法、沖擊應(yīng)力波檢測法、FFT分析等技術(shù)都應(yīng)用于木材動態(tài)模量的檢測［1］。
　　國際市場對木材的質(zhì)量和強(qiáng)度（應(yīng)力分級）有著嚴(yán)格的要求，木材的彈性模量是對木材進(jìn)行分等的一個重要依據(jù)。國內(nèi)對木材彈性模量的研究還處于初級階段，大多是實(shí)驗(yàn)室規(guī)模的研究階段。自主開發(fā)的木材強(qiáng)度分級無損檢測系統(tǒng)還不成熟，工業(yè)上已有大型設(shè)備，但便攜式設(shè)備極其缺少，國外設(shè)備又極其昂貴。另外這一系統(tǒng)實(shí)用性開發(fā)高科技技術(shù)含量高，難度大，需要木材學(xué)、電子技術(shù)、計(jì)算機(jī)控制等多個專業(yè)的技術(shù)人員合作才可以成功。
　　本文設(shè)計(jì)了一種將木材技術(shù)、電子技術(shù)和計(jì)算機(jī)技術(shù)相結(jié)合，用于木材彈性模量無損檢測的便攜式設(shè)備。提出了一種基于DSP的木材彈性模量無損檢測技術(shù)。
　　1 系統(tǒng)的總體結(jié)構(gòu)框圖
　　系統(tǒng)利用了縱向振動法，將采樣數(shù)據(jù)在DSP中進(jìn)行FFT變換，獲得彈性模量，根據(jù)彈性模量的數(shù)值范圍確定木材強(qiáng)度的等級，并實(shí)時顯示FFT頻譜波形和聲壓衰減波形以及與彈性模量相關(guān)的各個量。
　　采用了步進(jìn)電機(jī)、傳統(tǒng)的麥克風(fēng)傳感器、AD9224高速數(shù)據(jù)采集芯片、FPGA可編程邏輯器件、可讀寫存儲器SDRAM、SD卡存儲以及USB數(shù)據(jù)傳輸?shù)饶K。核心器件DSP芯片選用TI公司的TMS320VC5509A。它是一款高性能低功耗的定點(diǎn)DSP，集成了一個USB控制模塊，并自帶有MMC控制器，在便攜式設(shè)備中被廣泛應(yīng)用。
　　由于DSP穩(wěn)定工作在200 MHz的主頻上，相比之下外設(shè)接口的速度過低。因此系統(tǒng)采用了EP1C12Q240型號的FPGA來解決高速DSP與低速外設(shè)接口的匹配問題。它控制步進(jìn)電機(jī)的運(yùn)行、AD9224的采樣頻率、256色的TFT液晶顯示器、鍵盤及光電旋鈕，同時也作為采樣數(shù)據(jù)的緩存。它和DSP之間進(jìn)行實(shí)時有效的通信，使系統(tǒng)更加穩(wěn)定，資源也得到更合理的應(yīng)用。系統(tǒng)框圖如圖1。
　　
　　2 系統(tǒng)硬件設(shè)計(jì)
　　DSP不僅控制著整個系統(tǒng)的流程，還應(yīng)用在算法實(shí)現(xiàn)上。TMS320VC5509A的I/O電源采用3.3 V，內(nèi)核電源為1.6 V，有3個多通道緩沖串口。該系統(tǒng)共有4個可讀寫存儲器，分別為：片內(nèi)SARAM容量為96 K×16 bit；DARAM容量為32 K×16 bit；外部擴(kuò)展的4 M×16 bit型號為HY57V641620HGT-H的SDRAM；采用512 K×8 bit的FLASH M25P40來固化程序［2］。
　　2.1 數(shù)據(jù)采集模塊
　　使用前將小錘固定在步進(jìn)電機(jī)上，與木材成90°夾角。FPGA控制步進(jìn)電機(jī)敲擊木材，敲擊結(jié)束后再控制步進(jìn)電機(jī)回歸到初始狀態(tài)。通過控制步進(jìn)電機(jī)的速度來達(dá)到控制敲擊力度的效果。
　　對敲擊數(shù)據(jù)的采集選用AD9224芯片。設(shè)計(jì)電路時，為了保證系統(tǒng)的穩(wěn)定性，采用差分輸入的形式。敲擊產(chǎn)生的縱波經(jīng)過放大衰減模塊后分為兩路經(jīng)過AD8056變成差分信號，分別輸入到VINA和VINB管腳。時鐘CLK由FPGA提供，CLK的頻率決定著采樣頻率，沿上升沿觸發(fā)。對CLK管腳提供40 kHz的時鐘頻率，進(jìn)行4 096個點(diǎn)的FFT變換，則頻率分辨率為40 000/4 096《10 Hz。模擬輸入信號的電壓范圍在-1 V~+1 V之間，VREF為1 V。輸出為12 bit的數(shù)字信號，范圍為0~4 095。當(dāng)信號超過FPGA設(shè)定好的閾值時便開始將數(shù)據(jù)存儲到FPGA內(nèi)部RAM中，直到接收到4 096個采樣點(diǎn)產(chǎn)生中斷，將數(shù)據(jù)通過DSP的McBSP串口存儲到DSP的可讀寫存儲器SDRAM中。當(dāng)數(shù)據(jù)超過4 095時，溢出標(biāo)志位OTR為1。AD9224接口電路如圖2。