選用TMS320DM642作為系統(tǒng)CPU，并采用最新視頻編碼標(biāo)準(zhǔn)H.264壓縮算法，實現(xiàn)基于CDMA網(wǎng)絡(luò)傳輸?shù)臒o線視頻監(jiān)控和視頻數(shù)據(jù)存儲系統(tǒng)。
　　隨著運(yùn)營商在國內(nèi)大部分地區(qū)推出GRPS和CDMA1x公共無線數(shù)據(jù)網(wǎng)絡(luò)，通過公共無線數(shù)據(jù)網(wǎng)絡(luò)傳輸視頻已成為當(dāng)今研究和應(yīng)用的熱點，它能徹底解決微波方式的短距離問題。由于公共無線數(shù)據(jù)網(wǎng)絡(luò)的帶寬比較窄且不穩(wěn)定，采用編碼效率不高的視頻壓縮算法（如H.263、MPEG-4等），傳輸效果不理想，無法滿足大多數(shù)監(jiān)控場合的要求。
　　H.264是JVT制定的最新視頻壓縮標(biāo)準(zhǔn)，比H.263和MPEG-4在同質(zhì)量時碼流可低50%，同時支持無線網(wǎng)絡(luò)傳輸，但其運(yùn)算復(fù)雜度也是H.263和MPEG-4的3-5倍，因此一般的CPU系統(tǒng)無法滿足要求。TMS320DM642是TI最新推出的高性能數(shù)字媒體處理器，指令最高可達(dá)4800MIPS，可以滿足實時H.264編碼算法的要求。
　　本文設(shè)計了基于TMS320DM642的嵌入式系統(tǒng)，采用H.264視頻編碼算法，成功的開發(fā)了基于CDMA傳輸?shù)臒o線視頻監(jiān)控系統(tǒng)。
　　1 無線視頻監(jiān)控系統(tǒng)構(gòu)成
　　1.1 無線視頻監(jiān)控系統(tǒng)設(shè)計需求
　　本系統(tǒng)要求采用嵌入式視頻發(fā)送終端，對采集視頻圖像進(jìn)行實時壓縮并通過CDMA網(wǎng)絡(luò)發(fā)送，接收端采用PC機(jī)對接收視頻數(shù)據(jù)進(jìn)行解碼并顯示。對于嵌入式視頻發(fā)送終端有如下需求：
　?、僖宦稰AL/NTSC標(biāo)準(zhǔn)模擬視頻輸入，一路模擬音頻輸入;
　　②采用CDMA接入方式將視頻數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送;
　?、鄄捎肅F卡或硬盤對視頻進(jìn)行本地存儲;
　?、馨l(fā)送圖像和保存圖像的尺寸和幀率等參數(shù)可調(diào);
　?、菘赏ㄟ^無線網(wǎng)絡(luò)進(jìn)行遠(yuǎn)程控制，并且要求低功耗。
　　1.2 系統(tǒng)的總體設(shè)計
　　由于CDMA無線網(wǎng)絡(luò)帶寬窄、帶寬波動大，因此系統(tǒng)中采用H.264作為視頻壓縮算法。同時本地存儲與CDMA發(fā)送視頻在圖像尺寸和幀率上不同，需要采用兩個編碼結(jié)構(gòu)分別進(jìn)行編碼。
　　圖1顯示了本系統(tǒng)的總體結(jié)構(gòu)框圖，系統(tǒng)主要包括DM642CPU、視頻輸入、音頻輸入/輸出、硬盤接口、串口和USB通信（USB2.0）等主要功能模塊，此外還包括實時時鐘（RTC）、顯示和I/O接口（LCD&I/O）、SDRAM、FLASH和電源（POWER）模塊。下面將詳細(xì)地對各個功能模塊進(jìn)行一一分析和設(shè)計。
　　
　　圖1 視頻發(fā)送終端系統(tǒng)框圖
　　2 無線視頻監(jiān)控系統(tǒng)硬件設(shè)計
　　2.1 TMS320DM642簡介
　　TMS320DM642是TI推出的針對多媒體處理領(lǐng)域應(yīng)用的高性能數(shù)字媒體處理器。該處理器是專門為視頻與影像市場量身定制的，特別適用于VOIP視頻、視頻點播（VOD）、多信道數(shù)字視頻攝錄像應(yīng)用以及高品質(zhì)視頻編碼與解碼解決方案。
　　DM642處理器內(nèi)部集成了TMS320C64X的DSP內(nèi)核，在600MHz運(yùn)行速度下，指令可達(dá)4800MIPS，由于其強(qiáng)大的運(yùn)算能力，可以實現(xiàn)實時的H.264編解碼算法。
　　DM642內(nèi)部集成了外部內(nèi)存接口（EMIF）控制單元，通過20根地址線和64位數(shù)據(jù)總線可直接與外部的SDRAM、FLASH進(jìn)行連接。本系統(tǒng)中由于采用100MHz的SDRAM，考慮到信號完整性，SDRAM直接與DM642連接，而FLASH通過總線加以驅(qū)動后加以連接。
　　2.2 視頻輸入模塊
　　DM642具有三個視頻端口，支持多種分辨率和標(biāo)準(zhǔn)，如CCIR601、ITU-BT.656、BT.1120等，每個端口為20bit位寬，可以被靈活的配置為一個20/16bit或兩個10/8bit通道。同時，每個端口都可配置為視頻輸入或視頻輸出。本系統(tǒng)中采用VP0與SAA7113H相連進(jìn)行視頻輸入采集。
　　SAA7113H為9bit視頻解碼器，其內(nèi)部有由視頻源選擇、反混疊濾波器和ADC組成的兩通道模擬預(yù)處理電路、增益控制、時鐘發(fā)生電路（CGC）、多標(biāo)準(zhǔn)數(shù)字解碼器、亮度飽和度控制電路等組成。