隨著芯片規模的增大和復雜度的上升，片內信號的觀測和控制更加困難，對芯片的測試及調試的難度也在不斷上升，芯片的測試和調試問題成為制約整個行業發展的重要因素。如何合理地對數字信號處理器進行可測性設計、建立調試支持成為數字信號處理器設計的核心問題之一。

　　X—DSP是作者參與研制的一款高性能低功耗DSP。它具有高級的改進哈佛結構，帶有專用邏輯功能的CPU，片內存儲器，片內外設和高度專業化的指令集。

　　本文根據X．DSP的體系結構特點及X．DSP對測試的具體需求，提出并實現了包含邊界掃描設計和內部全掃描測試技術在內的一整套可測性設計方案。該方案充分考慮了X．DSP的內部結構，以IEEEl 149．1標準為基礎，有針對性的選擇了一系列成熟可靠的可測性技術和方法，充分利用X．DSP所具有的處理能力和CPU特有的地址、數據總線結構，在盡量少的增加測試開銷的前提下很好的滿足了X．DSP對測試的需求。本方案采用自主設計掃描單元的方法實現，大大的提高了設計的靈活性，為調試與測試的接口整合提供了支持。

　　本文深入研究了X．DSP在系統級、指令級、硬件結構級等不同層次上對調試的需求，在上述測試結構的基礎上設計了簡潔高效的片上硬件調試結構，以很少的調試硬件代價提供了很強的調試能力，通過掃描鏈結構實現了高效的調試通信和控制通路，支持硬件設計人員對X．DSP內部狀態的控制和觀察以及對用戶程序的調試分析，很好的滿足了X．DSP不同層次的調試需求。

　　同時本文將調試結構、內部掃描和邊界掃描集成在一起，使其共用測試引腳，降低了囡測試而帶來的芯片引腳開銷。

　　為了保證設計的正確性，本文最后對該結構進行了較為完備的測試碼開發和功能驗證，驗證結果表明本文實現的測試與片上調試邏輯運行正確。該結構已經在投片后的X-DSP芯片中得到了實際應用。在投片后的驗證過程中，該結構配合X．DSP的集成開發環境，可以實現用戶程序的加載、運行、調試和分析。板級調試的實際結果表明，該結構能夠正確運行。