28小時從數字電路工程師到信號完整性工程師:這篇文章講述如何培訓數字電路工程師在信號完整性設計過的成長過渡課程。加強數字電路工程師在SI方面的知識拓展，并在產品開發過程中綜合考慮SI問題，確保能夠在開發過程的盡早階段對SI問題加以考慮：如器件選型、電路板堆疊、總線拓撲等階段；避免讓它發展成為一個難以處理的設計問題。這在另一方面來說也可以減少項目人員的工作量。這篇文章給出了一個培訓課程的詳細綱要計劃，包括教材選擇，課余練習。這一課程已經在Plexus公司的大型設計項目實施中得到驗證，它同樣適合于其他一些數字電路設計團隊。某些反饋版本也可在大課課程中使用。

作者介紹
David Carney – Plexus公司的數字電路設計工程師。負責包括板級設計，信號完整性設計，設計驗證及HDL（高速數字邏輯）設計，參與設計：PCI-X，Gigabit Ethernet， DDR SDRAM，HyperTransport，multi gigabit serial links，error correction coding，和SONET OC-192。 1997年取得密爾沃基大學的BSCE；
Josh Hinnendael - Plexus公司的數字電路設計工程師。負責包括數字HDL邏輯設計、板級設計、信號完整性設計、項目測試、產品生產，參與設計：PCI-Express和其他multi gigabit serial links，PCI-X，DDRSDRAM，片上系統（SOC），數百萬門級FPGA的設計和驗證。2001年取得威斯康星-麥迪遜大學的BSCE

1．?簡介
數字系統的數據傳輸速率正在不斷的提高，數字系統的構架也超越了以往，從同步總線互連到源同步互連再到最近的嵌入式串行時鐘互連。在數據傳輸率與系統架構發生變化的情況下，現在的設計問題也包括了信號完整性問題，如結合板級與系統級的時序分析：走線時延、串擾、同步開關噪聲、抖動及信號質量。這篇文章的目標就是介紹培訓數字和模擬硬件工程師，教他們如何去執行基本的信號完整性分析和仿真。
1．1?信號完整性團隊
? 應對信號完整性設計挑戰，首先是組建專門信號完整性設計團隊，依靠團隊力量解決問題。基于這個考慮，Plexus組建了一個信號完整性團隊，他們服務于各個小的工程項目，通常工程組會在進行PCB布線之前將設計方案交由他們進行審核。這種結構也存在著一些內在的問題。由于需要與客戶進行相關環節的溝通，使得團隊難以保存高效運轉，難以有效地分派專業性信號完整性工程師到不同的，短期性的項目中。這類信號完整性團隊的另一個問題是，難以將他們融入到產品開發的過程中，因為信號完整性團隊是獨立于硬件開發團隊的，并不參與開發流程的其他一些環節。 相對于當前的高速數字設計，僅僅是在PCB開發之前進行執行信號完整性分析并不見得有多大的效果。需要考慮讓他們加入到設計過程的所有環節，即從結構的定義一直到硬件的驗證。在設計出現問題時，信號完整性工程師也要加入到驗證的環節。