令人驚訝、有時撲朔迷離的一系列無線標(biāo)準(zhǔn)，具有不同的頻率、帶寬、協(xié)議和格式，為用戶帶來了前所未有的連接性和訪問性。但是同時，它也意味著無線系統(tǒng)工程師在設(shè)計(jì)或調(diào)查問題、性能和選項(xiàng)等過程中面臨著嚴(yán)峻的考驗(yàn)。
　　解決途徑似乎很明確：盡可能減少專用硬件的使用，并且以軟件定義無線電（SDR）方案取而代之，以便盡可能實(shí)現(xiàn)與管理更多的發(fā)送和接收功能。目前市場上的高性能、低功耗處理器（包括FPGA）以及它們高速執(zhí)行復(fù)雜算法的能力，使這類實(shí)時方案得以實(shí)現(xiàn)。
　　但該解決方案有一個現(xiàn)實(shí)的阻礙：很難為接收器和發(fā)送器信號路徑設(shè)計(jì)寬帶模擬電路。因此，大部分寬帶SDR使用了一組重疊、平行的模擬通道，每通道均針對整體 頻段內(nèi)的特定片段優(yōu)化，同時每個片段內(nèi)的帶寬與目標(biāo)信號相匹配。雖然這種方法在技術(shù)上是可行的，但實(shí)現(xiàn)該技術(shù)所需的硬件、PC板面積、功耗都十分可觀—— 當(dāng)然還有成本。
　　這便是Epiq Solutions公司（伊利諾伊州紹姆堡鎮(zhèn)）開發(fā)其最新SDR單元——Maveriq多通道可重配置RF收發(fā)器（見圖1）——時所面臨的窘?jīng)r。該收發(fā)器 是一款結(jié)合了多個RF收發(fā)器，用于數(shù)據(jù)記錄的內(nèi)置固態(tài)硬盤（SSD），板載運(yùn)行Linux的Intel x86 CPU，以及用于高速數(shù)據(jù)訪問的千兆以太網(wǎng)接口的先進(jìn)平臺。它以小封裝提供出色的SDR能力，并且覆蓋100MHz至6GHz調(diào)諧范圍。作為針對任務(wù)關(guān)鍵 型應(yīng)用的先進(jìn)、可重配置無線電系統(tǒng)的設(shè)計(jì)者和構(gòu)建者，該公司目標(biāo)是提供比現(xiàn)有Matchstiq SDR更強(qiáng)大的多通道版本產(chǎn)品。
　　
　　圖1：Maveriq多通道可重新配置RF收發(fā)器。
　　盡 管具有先進(jìn)的特性和功能，Maveriq卻是一款便攜式低功耗平臺，而之前的解決方案都需要大量繁重的硬件配置。Maveriq結(jié)合了可立即運(yùn)行的專業(yè)軟 件應(yīng)用庫，能夠即刻投入使用，解決棘手的信號處理要求。這些要求包括：掃描和解碼來自基站及手機(jī)的蜂窩無線電信號；在內(nèi)部硬盤（SSD）上記錄寬帶RF以 及RF回放信號；實(shí)現(xiàn)2×2多輸入多輸出（MIMO）波形。
　　提供新的設(shè)計(jì)方法
　　專為SDR應(yīng)用量身定制的全新IC——ADI的RF捷變收發(fā)器AD9361——得以讓 Epiq公司的工程師將如此多的功能封裝在一個小型、低功耗單元中。Epiq CEO兼系統(tǒng)架構(gòu)師John Orlando表示：“AD9361為我們提供了新一代SDR平臺所需的RF靈活性與集成度。”
　　這款10mm×10mm芯片 級器件集成了雙獨(dú)立通道（如圖2所示），具有200kHz至56MHz用戶可調(diào)諧帶寬，以及工作速率高達(dá)61.44MSPS的12位ADC與DAC，另外 還提供建立70MHz至6GHz信號鏈所需的其他特性與性能。用戶可實(shí)時調(diào)節(jié)關(guān)鍵的工作參數(shù)，以便盡量匹配應(yīng)用要求。使用該器件可縮小整個模擬前端（AFE）的整體尺寸，同時將這部分設(shè)計(jì)的功耗保持在1W范圍內(nèi)，即保持在產(chǎn)品功耗預(yù)算范圍內(nèi)。　
整個Maveriq單元（如圖3所示）采用一對AD9361即可支持2×2 MIMO或4通道接收器配置，RF調(diào)諧范圍為100MHz至6GHz，步進(jìn)大小為1kHz，調(diào)諧時間為2ms。該單元包括：性能為1PPS的集成式GPS 接收器，支持100MB/s以上（持續(xù)）數(shù)據(jù)記錄速率、容量高達(dá)1TB的內(nèi)部SSD，以及與外部系統(tǒng)接口的千兆以太網(wǎng)。
　　
　　圖3：Maveriq單元簡化系統(tǒng)框圖。
　　處理功能集中在運(yùn)行Linux的雙核Intel x86 CPU和用于信號處理任務(wù)的FPGA，連同實(shí)時可加載/可執(zhí)行軟件應(yīng)用程序，所有這些都由針對應(yīng)用定制的軟件開發(fā)套件（SDK）提供支持。整個單元尺寸僅 為9.1“×6.6”×1.7“（23cm×16.7cm×4.3cm），重1.9lb（0.9kg），功耗為15W（取決于FPGA和I/O使用情 況）。
　　當(dāng)然，合適的RF性能才可充分發(fā)揮處理能力。接收器的典型噪聲系數(shù)低于8dB，典型IIP3為–10dBm。發(fā)送端性能參數(shù)（如帶寬、調(diào)諧和速度）可補(bǔ)償接收端數(shù)目，并且輸出功耗為+5dBm。
　　雖然AD9361 IC是實(shí)現(xiàn)該設(shè)計(jì)的關(guān)鍵，但總能實(shí)現(xiàn)進(jìn)一步的性能改善。某些應(yīng)用要求將RF性能向下延展至20MHz及更低的范圍，這超出了AD9361能夠處理的范圍。另外，選擇可在低至20MHz工作的RF元器件（比如低噪聲放大器，LNA） 同樣有一定的難度，尤其是尺寸和功耗受限型設(shè)計(jì)。通常，人們會認(rèn)為，低功耗處理技術(shù)的進(jìn)步配合大容量存儲器產(chǎn)品，再加上高速數(shù)字I/O和連接（全部由摩爾 定律所推動）對于小型、高性能SDR而言已經(jīng)足夠。而事實(shí)上，用于接收路徑和發(fā)送路徑的前端通道具有同等的重要性，并且，兼有模擬處理、濾波和轉(zhuǎn)換的RF IC的發(fā)展不僅最大程度降低了算法的負(fù)擔(dān)，同時還能實(shí)現(xiàn)大部分SDR的實(shí)際性能。