Verilog HDL作為一種規(guī)范的硬件描述語言，被廣泛應(yīng)用于電路的設(shè)計中。它的設(shè)計描述可被不同的工具所支持，可用不同器件來實現(xiàn)。利用Verilog HDL語言自頂向下的設(shè)計方法設(shè)計交通燈控制系統(tǒng)，使其實現(xiàn)道路交通的正常運轉(zhuǎn)，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點，并通過Quartus5.0完成綜合、仿真。此程序通過下載到FPGA芯片后，可應(yīng)用于實際的交通燈控制系統(tǒng)中。

　　HDL（Hardware Description Language，硬件描述語言）是一種描述硬件所做工作的語言。目前，電子系統(tǒng)向集成化、大規(guī)模和高速度等方向發(fā)展，以硬件描述語言和邏輯綜合為基礎(chǔ)的自頂向下的電路設(shè)計方法在業(yè)界得到迅猛發(fā)展，HDL在這種形勢下顯示出了巨大的優(yōu)勢，展望將來HDL在硬件設(shè)計領(lǐng)域的地位將與C和C++在軟件設(shè)計領(lǐng)域地位一樣，在大規(guī)模數(shù)字系統(tǒng)的設(shè)計中，它將逐步取代傳統(tǒng)的邏輯狀態(tài)表和邏輯電路圖等硬件描述方法 而成為主要的硬件描述工具。

　　Verilog HDL是工業(yè)和學術(shù)界的硬件設(shè)計者所使用的兩種主要的HDL之一，另一種是VHDL。現(xiàn)在它們都已成為IEEE標準。兩者各有特點，但Verilog HDL擁有更悠久的歷史、更廣泛的設(shè)計群體，資源也遠比VHDL豐富，且非常容易學習掌握。

　　Quartus簡介：

　　Quartus II 是Altera公司的綜合性PLD/FPGA開發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計流程。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計流程外，提供了完善的用戶圖形界面設(shè)計方式。具有運行速度快，界面統(tǒng)一，功能集中，易學易用等特點。 　　Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復雜性、加快了設(shè)計速度。對第三方EDA工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第三方EDA工具。 此外，Quartus II 通過和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級設(shè)計、嵌入式軟件開發(fā)、可編程邏輯設(shè)計于一體，是一種綜合性的開發(fā)平臺。