在進行 Vivaado HLS 的學(xué)習(xí)之前，我們先把相應(yīng)的準(zhǔn)備工作做好，所謂工欲善其事，必先利其器，那么開發(fā)工具的安裝必然是首要的，這里就不在贅述，這一節(jié)我們來講講如何搭建 Modelsim 與 Vivado 聯(lián)合仿真環(huán)境。

　　Vivado HLS 是 Xilinx 推出的高層次綜合工具，采用 C/C++語言進行 FPGA 設(shè)計，HLS 提供了一些 example 樣例方便大家熟悉基本的開發(fā)流程，另外關(guān)于 HLS 的使用介紹，Xilinx 官方有兩個非常重要的開發(fā)文檔，ug871-vivado-high-level-synthesis-tutorial.pdf 和 ug902-vivado-high-level-synthesis.pdf，里面詳細(xì)介紹了包括怎樣建立 HLS 工程，怎么編寫 testbench，怎么進行優(yōu)化等問題。關(guān)于優(yōu)化，上面提到的兩篇 PDF 文檔里介紹的比較詳細(xì)，在 HLS 軟件界面，點擊程序所在的文件，在右側(cè)邊欄有個 Directive，里面列出了程序中所有用到的變量、函數(shù)和循環(huán)結(jié)構(gòu)，點擊右鍵可以給其配置。對循環(huán)結(jié)構(gòu)，一般選擇 unroll（即展開循環(huán)），可以自己設(shè)定展開因子 factor。為提高程序的并行化處理，可以給函數(shù)選擇 PIPELINE。對應(yīng)數(shù)組，可以設(shè)置為 ARRAY_PARTITION，數(shù)組維數(shù)可以自己設(shè)定。HLS 軟件其實很智能的，簡單的結(jié)構(gòu)，一般軟件自己會優(yōu)化好。每一個優(yōu)化方案都保存在一個 Solution 里，HLS 可以創(chuàng)建多個 Solution，用于比較不用的優(yōu)化效果。從工業(yè)檢測系統(tǒng)到自動駕駛系統(tǒng)，計算機視覺擁有廣泛的應(yīng)用領(lǐng)域。而 OpenCV 包含 2500 多個優(yōu)化的視頻函數(shù)的函數(shù)庫，并且專門針對臺式機處理器和圖形處理器（Graphic Processing Unit， GPU）進行優(yōu)化。利用邏輯硬件來加速 OpenCV 的性能在 HLS 上得以實現(xiàn)。 Xilinx 提供的 Vivado HLS 高層次綜合工具能夠通過 C/C++編寫的代碼直接創(chuàng)建 RTL 硬件，顯著提高設(shè)計效率；同時，Xilinx ZynqSOC 系列器件嵌入雙核 ARM Cortex-A9 處理器將軟件可編程能力與 FPGA 的硬件可編程能力實現(xiàn)完美結(jié)合，以低功耗和低成本等系統(tǒng)優(yōu)勢實現(xiàn)單芯片無以倫比的系統(tǒng)性能、靈活性、可擴展性，加速圖形處理產(chǎn)品設(shè)計上市時間。

　　如下圖所示，OpenCV 在視頻處理系統(tǒng)中可以有四種不同的應(yīng)用方式。第一種方式中，算法的設(shè)計和實現(xiàn)完全依賴于 OpenCV 的函數(shù)調(diào)用，利用文件的訪問功能進行圖片的輸入、輸出和處理；第二種方式中，算法可以在嵌入式系統(tǒng)（例如 Zynq Base TRD）中實現(xiàn)，利用特定平臺的函數(shù)調(diào)用訪問輸入輸出圖像，但是，視頻處理的實現(xiàn)依賴于嵌入式系統(tǒng)中處理器（例如 Cortex?-A9）對 OpenCV 功能函數(shù)的調(diào)用；第三種方式中，處理算法的 OpenCV 功能函數(shù)被 Xilinx Vivado HLS 視頻庫函數(shù)替換，而 OpenCV 函數(shù)則用于訪問輸入和輸出圖像，提供視頻處理算法實現(xiàn)的設(shè)計原型。Vivado HLS 提供的視頻庫函數(shù)可以被綜合，在對這些函數(shù)綜合后，可以將處理程序模塊整合到諸如 Zynq 的可編程邏輯中。這樣，這些程序邏輯塊就可以處理由處理器生產(chǎn)的視頻流、從文件中讀取的數(shù)據(jù)、外部輸入的實時視頻流。