電子發(fā)燒友App
創(chuàng)作
發(fā)文章
發(fā)帖 
提問 
發(fā)資料
發(fā)視頻資料介紹
使用時(shí)鐘PLL的源同步系統(tǒng)時(shí)序分析
一）回顧源同步時(shí)序計(jì)算
Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup Time
Hold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time
下面解釋以上公式中各參數(shù)的意義：
Etch Delay：與常說的飛行時(shí)間(Flight Time)意義相同，其值并不是從仿真直接得到，而是通過仿真結(jié)果的后處理得來。
請看下面圖示：
圖一為實(shí)際電路，激勵(lì)源從輸出端，經(jīng)過互連到達(dá)接收端，傳輸延時(shí)如圖示Rmin，Rmax，F(xiàn)min，F(xiàn)max。
圖二為對應(yīng)輸出端的測試負(fù)載電路，測試負(fù)載延時(shí)如圖示Rising，F(xiàn)alling。通過這兩組值就可以計(jì)算得到Etch Delay 的最大和最小值。
一）回顧源同步時(shí)序計(jì)算
Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup Time
Hold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time
下面解釋以上公式中各參數(shù)的意義：
Etch Delay：與常說的飛行時(shí)間(Flight Time)意義相同，其值并不是從仿真直接得到，而是通過仿真結(jié)果的后處理得來。
請看下面圖示：
圖一為實(shí)際電路，激勵(lì)源從輸出端，經(jīng)過互連到達(dá)接收端，傳輸延時(shí)如圖示Rmin，Rmax，F(xiàn)min，F(xiàn)max。
圖二為對應(yīng)輸出端的測試負(fù)載電路，測試負(fù)載延時(shí)如圖示Rising，F(xiàn)alling。通過這兩組值就可以計(jì)算得到Etch Delay 的最大和最小值。
下載該資料的人也在下載
下載該資料的人還在閱讀
更多 >
- 高溫下STM32采用內(nèi)部晶振作為系統(tǒng)時(shí)鐘的時(shí)鐘源導(dǎo)致時(shí)序紊亂問題
- PLL設(shè)計(jì)和時(shí)鐘頻率產(chǎn)生 22次下載
- 如何使用Cyclone器件中的PLL 24次下載
- FPGA時(shí)序約束的常用指令與流程詳細(xì)說明 13次下載
- ARM軟件訪問硬件的核心理論到底是什么？時(shí)鐘信號的詳細(xì)資料說明 6次下載
- 單片機(jī)里的時(shí)鐘源詳細(xì)資料解析
- 主從板與時(shí)鐘同步的詳細(xì)介紹同步時(shí)鐘系統(tǒng)設(shè)計(jì)的資料概述 7次下載
- 基于總線同步時(shí)鐘卡設(shè)計(jì)與實(shí)現(xiàn)（PCI Express） 1次下載
- 基于Cadence的源同步時(shí)序仿真 0次下載
- 時(shí)序計(jì)算-中興通信 97次下載
- 時(shí)序約束與時(shí)序分析 ppt教程 0次下載
- 系統(tǒng)時(shí)鐘源的比較選擇及高性能PLL的發(fā)展趨勢
- 同步時(shí)序邏輯電路 0次下載
- Cadence高速PCB的時(shí)序分析 0次下載
- 同步時(shí)序數(shù)字電路的分析
- 時(shí)鐘源到底有多重要？微控制器中的時(shí)鐘頻率是什么？ 550次閱讀
- 靜態(tài)時(shí)序分析的基本概念和方法 1242次閱讀
- 常用時(shí)序約束介紹之基于ISE的UCF文件語法 2660次閱讀
- FPGA知識(shí)匯集-源同步時(shí)序系統(tǒng) 891次閱讀
- ZYNQ的時(shí)鐘管理系統(tǒng)和配置方法 7817次閱讀
- 單片機(jī)里的時(shí)鐘源詳解說明 5650次閱讀
- FPGA設(shè)計(jì)：PLL 配置后的復(fù)位設(shè)計(jì) 2688次閱讀
- 時(shí)序分析基本概念之生成時(shí)鐘詳細(xì)資料介紹描述 8728次閱讀
- 如何利用FPGA設(shè)計(jì)一個(gè)跨時(shí)鐘域的同步策略？ 5434次閱讀
- 同步時(shí)序設(shè)計(jì)時(shí)應(yīng)注意的幾大要點(diǎn) 4354次閱讀
- 時(shí)序邏輯電路分析有幾個(gè)步驟（同步時(shí)序邏輯電路的分析方法） 12.5w次閱讀
- 基于FPGA的高精度同步時(shí)鐘系統(tǒng)設(shè)計(jì) 7096次閱讀
- FPGA全局時(shí)鐘和第二全局時(shí)鐘資源的使用方法 4663次閱讀
- 同步源和PLL源在功率分析儀中的作用 4396次閱讀
- 傳輸系統(tǒng)中的時(shí)鐘同步技術(shù) 1906次閱讀
上傳資料賺積分下載排行
本周
- 1電子電路原理第七版PDF電子教材免費(fèi)下載
- 0.00 MB | 1490次下載 | 免費(fèi)
- 2單片機(jī)典型實(shí)例介紹
- 18.19 MB | 92次下載 | 1 積分
- 3S7-200PLC編程實(shí)例詳細(xì)資料
- 1.17 MB | 27次下載 | 1 積分
- 4筆記本電腦主板的元件識(shí)別和講解說明
- 4.28 MB | 18次下載 | 4 積分
- 5開關(guān)電源原理及各功能電路詳解
- 0.38 MB | 10次下載 | 免費(fèi)
- 6基于AT89C2051/4051單片機(jī)編程器的實(shí)驗(yàn)
- 0.11 MB | 4次下載 | 免費(fèi)
- 7藍(lán)牙設(shè)備在嵌入式領(lǐng)域的廣泛應(yīng)用
- 0.63 MB | 3次下載 | 免費(fèi)
- 89天練會(huì)電子電路識(shí)圖
- 5.91 MB | 3次下載 | 免費(fèi)
本月
- 1OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234313次下載 | 免費(fèi)
- 2PADS 9.0 2009最新版 -下載
- 0.00 MB | 66304次下載 | 免費(fèi)
- 3protel99下載protel99軟件下載(中文版)
- 0.00 MB | 51209次下載 | 免費(fèi)
- 4LabView 8.0 專業(yè)版下載 (3CD完整版)
- 0.00 MB | 51043次下載 | 免費(fèi)
- 5555集成電路應(yīng)用800例(新編版)
- 0.00 MB | 33562次下載 | 免費(fèi)
- 6接口電路圖大全
- 未知 | 30320次下載 | 免費(fèi)
- 7Multisim 10下載Multisim 10 中文版
- 0.00 MB | 28588次下載 | 免費(fèi)
- 8開關(guān)電源設(shè)計(jì)實(shí)例指南
- 未知 | 21539次下載 | 免費(fèi)
總榜
- 1matlab軟件下載入口
- 未知 | 935053次下載 | 免費(fèi)
- 2protel99se軟件下載(可英文版轉(zhuǎn)中文版)
- 78.1 MB | 537791次下載 | 免費(fèi)
- 3MATLAB 7.1 下載 (含軟件介紹)
- 未知 | 420026次下載 | 免費(fèi)
- 4OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234313次下載 | 免費(fèi)
- 5Altium DXP2002下載入口
- 未知 | 233045次下載 | 免費(fèi)
- 6電路仿真軟件multisim 10.0免費(fèi)下載
- 340992 | 191183次下載 | 免費(fèi)
- 7十天學(xué)會(huì)AVR單片機(jī)與C語言視頻教程 下載
- 158M | 183277次下載 | 免費(fèi)
- 8proe5.0野火版下載(中文版免費(fèi)下載)
- 未知 | 138039次下載 | 免費(fèi)
工商網(wǎng)監(jiān)
評論